{"id":462418,"date":"2024-10-09T10:22:18","date_gmt":"2024-10-09T08:22:18","guid":{"rendered":"https:\/\/www.ecinews.fr\/?p=462418"},"modified":"2024-10-09T10:22:18","modified_gmt":"2024-10-09T08:22:18","slug":"intel-et-tsmc-detailleront-leur-process-2nm-a-liedm","status":"publish","type":"post","link":"https:\/\/www.ecinews.fr\/fr\/intel-et-tsmc-detailleront-leur-process-2nm-a-liedm\/","title":{"rendered":"Intel et TSMC d\u00e9tailleront leur process 2nm \u00e0 l’IEDM"},"content":{"rendered":"

Les tentatives d’Intel pour revenir \u00e0 la pointe de la fabrication de puces et les mesures prises par le fondeur TSMC pour d\u00e9finir cette pointe seront expos\u00e9es lors de la r\u00e9union internationale des dispositifs \u00e9lectroniques (IEDM) qui se tiendra cette ann\u00e9e en d\u00e9cembre \u00e0 San Francisco.<\/h2>\n

Dans un document d’actualit\u00e9, des chercheurs de TSMC d\u00e9voileront le process de fabrication N2, qui est un process nominal de 2 nm con\u00e7u pour l’informatique dans les domaines de l’IA, de l’informatique mobile et de l’informatique \u00e0 haute performance. Dans l’article suivant de la m\u00eame session, les ing\u00e9nieurs d’Intel fourniront des d\u00e9tails sur la mise \u00e0 l’\u00e9chelle des RibbonFET, le nom qu’Intel donne \u00e0 ses transistors \u00e0 nanofeuillets.<\/p>\n

Lors de la conf\u00e9rence IEDM, les chercheurs de TSMC devraient annoncer que le proc\u00e9d\u00e9 N2 offre un gain de vitesse de 15 % ou une r\u00e9duction de puissance de 30 %, avec une densit\u00e9 de puce am\u00e9lior\u00e9e de 15 % ou plus par rapport \u00e0 son propre proc\u00e9d\u00e9 N3 (3 nm nominal) introduit en 2022.<\/p>\n

\"\"

Coupe transversale d’une pile d’interconnexion N2 montrant la couche de redistribution du cuivre. Source : IEDM et T l’image en coupe montre que la couche de redistribution du cuivre (RDL) et la passivation de la plate-forme N2 permettent une int\u00e9gration transparente avec les technologies 3D.<\/p><\/div>\n

Le document 2.1 2nm Platform Technology Featuring Energy-Efficient Nanosheet Transistors and Interconnects Co-Optimized with 3DIC for AI, HPC and Mobile SoC Applications<\/em>, r\u00e9dig\u00e9 par G. Yeap et all de TSMC, devrait \u00e9galement pr\u00e9senter une macro SRAM avec une densit\u00e9 record de 38 Mbits par millim\u00e8tre carr\u00e9.<\/p>\n

L’article pr\u00e9sentera \u00e9galement des d\u00e9tails sur l’interconnexion au milieu (MEOL) et en fin de ligne (BEOL) qui comprend une couche de redistribution \u00e9volutive \u00e0 base de cuivre pour un placement flexible des plots d’entr\u00e9e\/sortie avec une r\u00e9sistance de barri\u00e8re r\u00e9duite, une couche de passivation plate (pour une fiabilit\u00e9 accrue) et des vias \u00e0 travers le silicium, ou TSV (pour l’interconnexion des composants dans diff\u00e9rentes couches).<\/p>\n

Les chercheurs affirment que la plateforme N2 a satisfait aux exigences de fiabilit\u00e9 au niveau des plaquettes et aux tests de qualification initiaux. La qualification compl\u00e8te est pr\u00e9vue pour 2025 et la production de masse pour 2026.<\/p>\n

Intel<\/h4>\n

Dans le document 2.2 Silicon RibbonFET CMOS at 6nm Gate Length<\/em>, A. Agrawal et all d’Intel montrent comment ils ont construit la technologie des nanofeuillets (RibbonFET) avec des portes de 6nm et un pas de polysilicium contact\u00e9 de 45nm (CPP, l’espacement entre les portes des transistors) sans d\u00e9gradation de la mobilit\u00e9 des \u00e9lectrons.<\/p>\n

\"\"

Abaissement de la barri\u00e8re induit par le drain (DIBL) en fonction de l’\u00e9paisseur de silicium (Tsi) \u00e0 une longueur de grille de 18 nm. On observe une r\u00e9duction lorsque Tsi passe de 10 nm \u00e0 1,5 nm ; toutefois, la r\u00e9duction de DIBL est satur\u00e9e \u00e0 Tsi <4 nm. La DIBL du PMOS est plus \u00e9lev\u00e9e que celle du NMOS \u00e0 la m\u00eame Tsi. Vous trouverez \u00e9galement des micrographies TEM d’un transistor 1NR avec diff\u00e9rentes valeurs de Tsi jusqu’\u00e0 1,5nm. Source : IEDM : IEDM.<\/p><\/div>\n

Les auteurs ne font pas r\u00e9f\u00e9rence \u00e0 un processus de fabrication sp\u00e9cifique d’Intel, mais il est pr\u00e9vu que les RibbonFET soient introduits dans la production dans le process 20A – process nominal de 20 angstroms ou 2nm. Intel a apparemment choisi de n’introduire aucun de ses produits processeurs en 20A et de passer directement de son process 3nm au processus 18A, ce qui peut se refl\u00e9ter dans l’accent mis par les auteurs sur la mise \u00e0 l’\u00e9chelle des nanofeuillets.<\/p>\n

Les chercheurs montreront que la mobilit\u00e9 des \u00e9lectrons ne se d\u00e9grade pas jusqu’\u00e0 une \u00e9paisseur de silicium de 3 nm. Ensuite, la diffusion des \u00e9lectrons due \u00e0 la rugosit\u00e9 de la surface devient un probl\u00e8me. Dans l’article, les auteurs expliquent comment le contr\u00f4le des canaux courts en dessous d’une \u00e9paisseur de silicium de 4nm et l’ing\u00e9nierie des fonctions de travail permettent d’obtenir des tensions de seuil basses avec 3nm comme valeur de r\u00e9f\u00e9rence.<\/p>\n

Liens et articles connexes :<\/h4>\n

www.ieee-iedm.org<\/a><\/p>\n

Articles de presse :<\/h4>\n

Selon certaines sources, TSMC commencerait \u00e0 produire \u00e0 titre exp\u00e9rimental des composants de 2 nm pour Apple<\/a><\/p>\n

Intel et TSMC s’appr\u00eatent tous deux \u00e0 pr\u00e9senter des CFET empil\u00e9s \u00e0 l’IEDM<\/a><\/p>\n

Aucune date n’a \u00e9t\u00e9 fix\u00e9e pour la fourniture par Samsung des puces 2nm de Preferred Networks<\/a><\/p>\n

Rapidus inaugure la construction d’une usine de fabrication de 2 nm et embauche \u00e0 tour de bras<\/a><\/p>\n","protected":false},"excerpt":{"rendered":"

Les tentatives d’Intel pour revenir \u00e0 la pointe de la fabrication de puces et les mesures prises par le fondeur TSMC pour d\u00e9finir cette pointe seront expos\u00e9es lors de la r\u00e9union internationale des dispositifs \u00e9lectroniques (IEDM) qui se tiendra cette ann\u00e9e en d\u00e9cembre \u00e0 San Francisco. Dans un document d’actualit\u00e9, des chercheurs de TSMC d\u00e9voileront […]<\/p>\n","protected":false},"author":40,"featured_media":462345,"comment_status":"closed","ping_status":"closed","sticky":false,"template":"","format":"standard","meta":{"_acf_changed":false,"footnotes":""},"categories":[883],"tags":[2721,7868,2541],"domains":[47],"ppma_author":[3631,6199],"class_list":["post-462418","post","type-post","status-publish","format-standard","has-post-thumbnail","hentry","category-technologies","tag-intel-fr","tag-noeud-de-2-nm","tag-tsmc","domains-electronique-eci"],"acf":[],"yoast_head":"Intel et TSMC d\u00e9tailleront les processus 2nm \u00e0 l'IEDM ...<\/title>\n<meta name=\"description\" content=\"Les process 2nm d'Intel et TSMC seront expos\u00e9s lors de la conf\u00e9renceIEDM qui se tiendra cette ann\u00e9e en d\u00e9cembre \u00e0 San Francisco.\" \/>\n<meta name=\"robots\" content=\"index, follow, max-snippet:-1, max-image-preview:large, max-video-preview:-1\" \/>\n<link rel=\"canonical\" href=\"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/posts\/462418\/\" \/>\n<meta property=\"og:locale\" content=\"fr_FR\" \/>\n<meta property=\"og:type\" content=\"article\" \/>\n<meta property=\"og:title\" content=\"Intel et TSMC d\u00e9tailleront leur process 2nm \u00e0 l'IEDM\" \/>\n<meta property=\"og:description\" content=\"Les process 2nm d'Intel et TSMC seront expos\u00e9s lors de la conf\u00e9renceIEDM qui se tiendra cette ann\u00e9e en d\u00e9cembre \u00e0 San Francisco.\" \/>\n<meta property=\"og:url\" content=\"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/posts\/462418\/\" \/>\n<meta property=\"og:site_name\" content=\"EENewsEurope\" \/>\n<meta property=\"article:published_time\" content=\"2024-10-09T08:22:18+00:00\" \/>\n<meta property=\"og:image\" content=\"https:\/\/www.ecinews.fr\/wp-content\/uploads\/2024\/10\/logo-70th-iedm.jpg\" \/>\n\t<meta property=\"og:image:width\" content=\"630\" \/>\n\t<meta property=\"og:image:height\" content=\"380\" \/>\n\t<meta property=\"og:image:type\" content=\"image\/jpeg\" \/>\n<meta name=\"author\" content=\"Peter Clarke, A Delapalisse\" \/>\n<meta name=\"twitter:card\" content=\"summary_large_image\" \/>\n<meta name=\"twitter:label1\" content=\"Written by\" \/>\n\t<meta name=\"twitter:data1\" content=\"A Delapalisse\" \/>\n\t<meta name=\"twitter:label2\" content=\"Est. reading time\" \/>\n\t<meta name=\"twitter:data2\" content=\"4 minutes\" \/>\n<script type=\"application\/ld+json\" class=\"yoast-schema-graph\">{\"@context\":\"https:\/\/schema.org\",\"@graph\":[{\"@type\":\"Article\",\"@id\":\"https:\/\/www.ecinews.fr\/fr\/intel-et-tsmc-detailleront-leur-process-2nm-a-liedm\/#article\",\"isPartOf\":{\"@id\":\"https:\/\/www.ecinews.fr\/fr\/intel-et-tsmc-detailleront-leur-process-2nm-a-liedm\/\"},\"author\":{\"name\":\"A Delapalisse\",\"@id\":\"https:\/\/www.ecinews.fr\/fr\/#\/schema\/person\/4b3db5ba5c953c5fddeb226df86d8635\"},\"headline\":\"Intel et TSMC d\u00e9tailleront leur process 2nm \u00e0 l’IEDM\",\"datePublished\":\"2024-10-09T08:22:18+00:00\",\"dateModified\":\"2024-10-09T08:22:18+00:00\",\"mainEntityOfPage\":{\"@id\":\"https:\/\/www.ecinews.fr\/fr\/intel-et-tsmc-detailleront-leur-process-2nm-a-liedm\/\"},\"wordCount\":791,\"publisher\":{\"@id\":\"https:\/\/www.ecinews.fr\/fr\/#organization\"},\"keywords\":[\"Intel\",\"N\u0153ud de 2 nm\",\"TSMC\"],\"articleSection\":[\"Technologies\"],\"inLanguage\":\"fr-FR\"},{\"@type\":\"WebPage\",\"@id\":\"https:\/\/www.ecinews.fr\/fr\/intel-et-tsmc-detailleront-leur-process-2nm-a-liedm\/\",\"url\":\"https:\/\/www.ecinews.fr\/fr\/intel-et-tsmc-detailleront-leur-process-2nm-a-liedm\/\",\"name\":\"Intel et TSMC d\u00e9tailleront les processus 2nm \u00e0 l'IEDM\",\"isPartOf\":{\"@id\":\"https:\/\/www.ecinews.fr\/fr\/#website\"},\"datePublished\":\"2024-10-09T08:22:18+00:00\",\"dateModified\":\"2024-10-09T08:22:18+00:00\",\"description\":\"Les process 2nm d'Intel et TSMC seront expos\u00e9s lors de la conf\u00e9renceIEDM qui se tiendra cette ann\u00e9e en d\u00e9cembre \u00e0 San Francisco.\",\"breadcrumb\":{\"@id\":\"https:\/\/www.ecinews.fr\/fr\/intel-et-tsmc-detailleront-leur-process-2nm-a-liedm\/#breadcrumb\"},\"inLanguage\":\"fr-FR\",\"potentialAction\":[{\"@type\":\"ReadAction\",\"target\":[\"https:\/\/www.ecinews.fr\/fr\/intel-et-tsmc-detailleront-leur-process-2nm-a-liedm\/\"]}]},{\"@type\":\"BreadcrumbList\",\"@id\":\"https:\/\/www.ecinews.fr\/fr\/intel-et-tsmc-detailleront-leur-process-2nm-a-liedm\/#breadcrumb\",\"itemListElement\":[{\"@type\":\"ListItem\",\"position\":1,\"name\":\"Home\",\"item\":\"https:\/\/www.ecinews.fr\/fr\/\"},{\"@type\":\"ListItem\",\"position\":2,\"name\":\"Intel et TSMC d\u00e9tailleront leur process 2nm \u00e0 l’IEDM\"}]},{\"@type\":\"WebSite\",\"@id\":\"https:\/\/www.ecinews.fr\/fr\/#website\",\"url\":\"https:\/\/www.ecinews.fr\/fr\/\",\"name\":\"EENewsEurope\",\"description\":\"Just another WordPress site\",\"publisher\":{\"@id\":\"https:\/\/www.ecinews.fr\/fr\/#organization\"},\"potentialAction\":[{\"@type\":\"SearchAction\",\"target\":{\"@type\":\"EntryPoint\",\"urlTemplate\":\"https:\/\/www.ecinews.fr\/fr\/?s={search_term_string}\"},\"query-input\":\"required name=search_term_string\"}],\"inLanguage\":\"fr-FR\"},{\"@type\":\"Organization\",\"@id\":\"https:\/\/www.ecinews.fr\/fr\/#organization\",\"name\":\"EENewsEurope\",\"url\":\"https:\/\/www.ecinews.fr\/fr\/\",\"logo\":{\"@type\":\"ImageObject\",\"inLanguage\":\"fr-FR\",\"@id\":\"https:\/\/www.ecinews.fr\/fr\/#\/schema\/logo\/image\/\",\"url\":\"https:\/\/www.ecinews.fr\/wp-content\/uploads\/2022\/02\/logo-1.jpg\",\"contentUrl\":\"https:\/\/www.ecinews.fr\/wp-content\/uploads\/2022\/02\/logo-1.jpg\",\"width\":283,\"height\":113,\"caption\":\"EENewsEurope\"},\"image\":{\"@id\":\"https:\/\/www.ecinews.fr\/fr\/#\/schema\/logo\/image\/\"}},{\"@type\":\"Person\",\"@id\":\"https:\/\/www.ecinews.fr\/fr\/#\/schema\/person\/4b3db5ba5c953c5fddeb226df86d8635\",\"name\":\"A Delapalisse\",\"image\":{\"@type\":\"ImageObject\",\"inLanguage\":\"fr-FR\",\"@id\":\"https:\/\/www.ecinews.fr\/fr\/#\/schema\/person\/image\/09af0e1236b95ff53924b8dfe5af278e\",\"url\":\"https:\/\/secure.gravatar.com\/avatar\/010f811c0933b47aea7e9204117b17c6?s=96&d=mm&r=g\",\"contentUrl\":\"https:\/\/secure.gravatar.com\/avatar\/010f811c0933b47aea7e9204117b17c6?s=96&d=mm&r=g\",\"caption\":\"A Delapalisse\"}}]}<\/script>","yoast_head_json":{"title":"Intel et TSMC d\u00e9tailleront les processus 2nm \u00e0 l'IEDM ...","description":"Les process 2nm d'Intel et TSMC seront expos\u00e9s lors de la conf\u00e9renceIEDM qui se tiendra cette ann\u00e9e en d\u00e9cembre \u00e0 San Francisco.","robots":{"index":"index","follow":"follow","max-snippet":"max-snippet:-1","max-image-preview":"max-image-preview:large","max-video-preview":"max-video-preview:-1"},"canonical":"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/posts\/462418\/","og_locale":"fr_FR","og_type":"article","og_title":"Intel et TSMC d\u00e9tailleront leur process 2nm \u00e0 l'IEDM","og_description":"Les process 2nm d'Intel et TSMC seront expos\u00e9s lors de la conf\u00e9renceIEDM qui se tiendra cette ann\u00e9e en d\u00e9cembre \u00e0 San Francisco.","og_url":"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/posts\/462418\/","og_site_name":"EENewsEurope","article_published_time":"2024-10-09T08:22:18+00:00","og_image":[{"width":630,"height":380,"url":"https:\/\/www.ecinews.fr\/wp-content\/uploads\/2024\/10\/logo-70th-iedm.jpg","type":"image\/jpeg"}],"author":"Peter Clarke, A Delapalisse","twitter_card":"summary_large_image","twitter_misc":{"Written by":"A Delapalisse","Est. reading time":"4 minutes"},"schema":{"@context":"https:\/\/schema.org","@graph":[{"@type":"Article","@id":"https:\/\/www.ecinews.fr\/fr\/intel-et-tsmc-detailleront-leur-process-2nm-a-liedm\/#article","isPartOf":{"@id":"https:\/\/www.ecinews.fr\/fr\/intel-et-tsmc-detailleront-leur-process-2nm-a-liedm\/"},"author":{"name":"A Delapalisse","@id":"https:\/\/www.ecinews.fr\/fr\/#\/schema\/person\/4b3db5ba5c953c5fddeb226df86d8635"},"headline":"Intel et TSMC d\u00e9tailleront leur process 2nm \u00e0 l’IEDM","datePublished":"2024-10-09T08:22:18+00:00","dateModified":"2024-10-09T08:22:18+00:00","mainEntityOfPage":{"@id":"https:\/\/www.ecinews.fr\/fr\/intel-et-tsmc-detailleront-leur-process-2nm-a-liedm\/"},"wordCount":791,"publisher":{"@id":"https:\/\/www.ecinews.fr\/fr\/#organization"},"keywords":["Intel","N\u0153ud de 2 nm","TSMC"],"articleSection":["Technologies"],"inLanguage":"fr-FR"},{"@type":"WebPage","@id":"https:\/\/www.ecinews.fr\/fr\/intel-et-tsmc-detailleront-leur-process-2nm-a-liedm\/","url":"https:\/\/www.ecinews.fr\/fr\/intel-et-tsmc-detailleront-leur-process-2nm-a-liedm\/","name":"Intel et TSMC d\u00e9tailleront les processus 2nm \u00e0 l'IEDM","isPartOf":{"@id":"https:\/\/www.ecinews.fr\/fr\/#website"},"datePublished":"2024-10-09T08:22:18+00:00","dateModified":"2024-10-09T08:22:18+00:00","description":"Les process 2nm d'Intel et TSMC seront expos\u00e9s lors de la conf\u00e9renceIEDM qui se tiendra cette ann\u00e9e en d\u00e9cembre \u00e0 San Francisco.","breadcrumb":{"@id":"https:\/\/www.ecinews.fr\/fr\/intel-et-tsmc-detailleront-leur-process-2nm-a-liedm\/#breadcrumb"},"inLanguage":"fr-FR","potentialAction":[{"@type":"ReadAction","target":["https:\/\/www.ecinews.fr\/fr\/intel-et-tsmc-detailleront-leur-process-2nm-a-liedm\/"]}]},{"@type":"BreadcrumbList","@id":"https:\/\/www.ecinews.fr\/fr\/intel-et-tsmc-detailleront-leur-process-2nm-a-liedm\/#breadcrumb","itemListElement":[{"@type":"ListItem","position":1,"name":"Home","item":"https:\/\/www.ecinews.fr\/fr\/"},{"@type":"ListItem","position":2,"name":"Intel et TSMC d\u00e9tailleront leur process 2nm \u00e0 l’IEDM"}]},{"@type":"WebSite","@id":"https:\/\/www.ecinews.fr\/fr\/#website","url":"https:\/\/www.ecinews.fr\/fr\/","name":"EENewsEurope","description":"Just another WordPress site","publisher":{"@id":"https:\/\/www.ecinews.fr\/fr\/#organization"},"potentialAction":[{"@type":"SearchAction","target":{"@type":"EntryPoint","urlTemplate":"https:\/\/www.ecinews.fr\/fr\/?s={search_term_string}"},"query-input":"required name=search_term_string"}],"inLanguage":"fr-FR"},{"@type":"Organization","@id":"https:\/\/www.ecinews.fr\/fr\/#organization","name":"EENewsEurope","url":"https:\/\/www.ecinews.fr\/fr\/","logo":{"@type":"ImageObject","inLanguage":"fr-FR","@id":"https:\/\/www.ecinews.fr\/fr\/#\/schema\/logo\/image\/","url":"https:\/\/www.ecinews.fr\/wp-content\/uploads\/2022\/02\/logo-1.jpg","contentUrl":"https:\/\/www.ecinews.fr\/wp-content\/uploads\/2022\/02\/logo-1.jpg","width":283,"height":113,"caption":"EENewsEurope"},"image":{"@id":"https:\/\/www.ecinews.fr\/fr\/#\/schema\/logo\/image\/"}},{"@type":"Person","@id":"https:\/\/www.ecinews.fr\/fr\/#\/schema\/person\/4b3db5ba5c953c5fddeb226df86d8635","name":"A Delapalisse","image":{"@type":"ImageObject","inLanguage":"fr-FR","@id":"https:\/\/www.ecinews.fr\/fr\/#\/schema\/person\/image\/09af0e1236b95ff53924b8dfe5af278e","url":"https:\/\/secure.gravatar.com\/avatar\/010f811c0933b47aea7e9204117b17c6?s=96&d=mm&r=g","contentUrl":"https:\/\/secure.gravatar.com\/avatar\/010f811c0933b47aea7e9204117b17c6?s=96&d=mm&r=g","caption":"A Delapalisse"}}]}},"authors":[{"term_id":3631,"user_id":0,"is_guest":1,"slug":"peter-clarke","display_name":"Peter Clarke","avatar_url":"https:\/\/secure.gravatar.com\/avatar\/?s=96&d=mm&r=g","0":null,"1":"","2":"","3":"","4":"","5":"","6":"","7":"","8":""},{"term_id":6199,"user_id":40,"is_guest":0,"slug":"andre-rousselotemisys-com","display_name":"A Delapalisse","avatar_url":"https:\/\/secure.gravatar.com\/avatar\/010f811c0933b47aea7e9204117b17c6?s=96&d=mm&r=g","0":null,"1":"","2":"","3":"","4":"","5":"","6":"","7":"","8":""}],"_links":{"self":[{"href":"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/posts\/462418"}],"collection":[{"href":"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/users\/40"}],"replies":[{"embeddable":true,"href":"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/comments?post=462418"}],"version-history":[{"count":0,"href":"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/posts\/462418\/revisions"}],"wp:featuredmedia":[{"embeddable":true,"href":"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/media\/462345"}],"wp:attachment":[{"href":"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/media?parent=462418"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/categories?post=462418"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/tags?post=462418"},{"taxonomy":"domains","embeddable":true,"href":"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/domains?post=462418"},{"taxonomy":"author","embeddable":true,"href":"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/ppma_author?post=462418"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}