{"id":44854,"date":"2020-09-23T07:31:44","date_gmt":"2020-09-23T07:31:44","guid":{"rendered":"https:\/\/\/kit-de-developpement-pour-fpga-soc-base-sur-une-architecture-a-jeu-dinstructions-risc-v\/"},"modified":"2020-09-23T07:31:44","modified_gmt":"2020-09-23T07:31:44","slug":"kit-de-developpement-pour-fpga-soc-base-sur-une-architecture-a-jeu-dinstructions-risc-v","status":"publish","type":"post","link":"https:\/\/www.ecinews.fr\/fr\/kit-de-developpement-pour-fpga-soc-base-sur-une-architecture-a-jeu-dinstructions-risc-v\/","title":{"rendered":"Kit de d\u00e9veloppement pour FPGA SoC bas\u00e9 sur une architecture \u00e0 jeu d\u2019instructions RISC-V"},"content":{"rendered":"<p>Le&nbsp;<a href=\"https:\/\/www.microchip.com\/design-centers\/fpgas-and-plds\/fpga-design-resources\">kit de d\u00e9veloppement Icicle<\/a>&nbsp;de Microchip pour FPGA&nbsp;SoC PolarFire r\u00e9unit de nombreux partenaires Mi-V pour acc\u00e9l\u00e9rer le d\u00e9ploiement des syst\u00e8mes des clients ainsi que leur adoption commerciale sur un grand nombre de march\u00e9s.<\/p>\n<p>Les d\u00e9veloppeurs qui veulent d\u00e9ployer un FPGA SoC bas\u00e9 sur une architecture RISC-V programmable peuvent d\u00e9sormais commencer le d\u00e9veloppement et \u00e9valuer le vaste r\u00e9seau de produits de l\u2019\u00e9cosyst\u00e8me RISC-V, tels que les syst\u00e8mes d\u2019exploitation en temps r\u00e9el, les outils de d\u00e9bogage, les compilateurs, les SOM&nbsp;(System on Module)&nbsp;et les solutions de s\u00e9curit\u00e9. L\u2019\u00e9cosyst\u00e8me Mi-V RISC-V Partner Ecosystem est une suite d\u2019outils et de ressources de d\u00e9veloppement compl\u00e8te sans cesse enrichie d\u00e9velopp\u00e9e par Microchip ainsi que par de nombreuses entreprises tierces, visant \u00e0 faciliter le d\u00e9veloppement de syst\u00e8mes RISC-V.<\/p>\n<p>\u00ab&nbsp;Microchip joue pleinement son r\u00f4le dans la transformation sans pr\u00e9c\u00e9dent de la conception de processeurs au moment o\u00f9 le march\u00e9 adopte le standard RISC-V tant au niveau logiciel que mat\u00e9riel&nbsp;\u00bb, souligne Bruce Weyer, vice-pr\u00e9sident du d\u00e9partement des FPGA chez Microchip. \u00ab&nbsp;Nous supprimons les obstacles pour p\u00e9n\u00e9trer ce march\u00e9&nbsp;gr\u00e2ce \u00e0 une plateforme d\u2019\u00e9valuation \u00e9conomique qui offre aux concepteurs de syst\u00e8mes embarqu\u00e9s et aux d\u00e9veloppeurs logiciels et mat\u00e9riels un moyen d\u2019impl\u00e9menter leurs syst\u00e8mes, qui tire profit de l\u2019architecture RISC-V associ\u00e9e aux meilleures caract\u00e9ristiques offertes par les FPGA SoC PolarFire de Microchip (facteurs de forme, caract\u00e9ristiques thermiques et faible consommation).&nbsp;\u00bb<\/p>\n<p>\u00ab&nbsp;C\u2019est fabuleux de pouvoir disposer d\u2019une carte RISC-V faible consommation \u00e0 moins de 500&nbsp;USD&nbsp;\u00bb, s\u2019enorgueillit David Patterson, vice-pr\u00e9sident du conseil d\u2019administration de la Fondation&nbsp;RISC-V International et laur\u00e9at du prix Turing en 2017. \u00ab&nbsp;Le&nbsp;Kit Icicle de Microchip, int\u00e9grant un SoC PolarFire, va acc\u00e9l\u00e9rer les progr\u00e8s dans l\u2019\u00e9cosyst\u00e8me logiciel RISC-V et constituera un bonus pour les applications ayant besoin d\u2019un FPGA SoC moyenne gamme et faible consommation.&nbsp;\u00bb&nbsp;<\/p>\n<p>Le&nbsp;Kit Icicle de Microchip pour SoC PolarFire et l\u2019\u00e9cosyst\u00e8me Mi-V offrent aux FPGA SoC PolarFire les avantages suivants&nbsp;:&nbsp;<\/p>\n<p>\u2022&nbsp;Un processeur RISC-V complexe de SiFive ainsi qu\u2019une fonction embarqu\u00e9e de suivi de l\u2019activit\u00e9 de la puce de UltraSoC<\/p>\n<p>\u2022&nbsp;Des outils de d\u00e9veloppement de Adacore, Green Hills Software, Mentor Graphics et Wind River<\/p>\n<p>\u2022&nbsp;Des solutions commerciales de syst\u00e8mes d\u2019exploitation RTOS telles que Nucleus et VxWorks qui compl\u00e8tent les solutions Linux et propri\u00e9taires de Microchip<\/p>\n<p>\u2022&nbsp;Des solutions middleware de DornerWorks, Hex Five, Veridify Security et wolfSSL&nbsp;<\/p>\n<p>\u2022&nbsp;Des modules SOM et des services de conceptions offerts par des organismes tels que Antmicro, ARIES Embedded, Digital Core Technologies, Emdalo Technologies, Sundance DSP et Trenz Electronic<\/p>\n<p>Le kit Icicle s\u2019articule autour d\u2019un composant SoC PolarFire Logic Element (LE) 250K et int\u00e8gre un connecteur PCIe, un emplacement pour carte mikroBUS, un connecteur RJ-45 double, un connecteur Micro-USB, un connecteur de bus CAN, un emplacement pour carte Raspberry Pi, un port JTAG et des interfaces pour cartes SD, ce qui permet aux d\u00e9veloppeurs de disposer d\u2019une plateforme tr\u00e8s compl\u00e8te pour le d\u00e9veloppement. La carte est compatible avec les composants d\u2019horloge et de gestion de l\u2019alimentation de Microchip, enti\u00e8rement con\u00e7us, valid\u00e9s et test\u00e9s par Microchip, une carte Ethernet PHY (VSC8662XIC), un contr\u00f4leur USB (USB3340-EZK-TR) et des capteurs de courant (PAC1934T-I\/JQ).<\/p>\n<p>Les FPGA SoC PolarFire \u00e9conomisent jusqu\u2019\u00e0 50&nbsp;%&nbsp;de la puissance totale par rapport aux composants concurrents. En utilisant les FPGA SoC, les d\u00e9veloppeurs b\u00e9n\u00e9ficient \u00e9galement de davantage de possibilit\u00e9s de personnalisation et de diff\u00e9renciation de leurs produits gr\u00e2ce \u00e0 l&rsquo;\u00e9volutivit\u00e9 intrins\u00e8que des composants et \u00e0 leur capacit\u00e9 \u00e0 int\u00e9grer des fonctions sur une seule puce. La famille des FPGA SoC PolarFire est disponible dans de nombreux formats et dimensions de bo\u00eetiers afin de s\u2019adapter aux contraintes de performances et de puissance de l\u2019application, permettant ainsi aux clients de mettre en \u0153uvre leurs solutions dans des bo\u00eetiers compacts mesurant jusqu\u2019\u00e0 11&nbsp;x&nbsp;11&nbsp;mm. Le kit Icicle de Microchip pour FPGA SoC PolarFire se r\u00e9v\u00e8le id\u00e9al pour les applications embarqu\u00e9es d\u2019imagerie intelligente, les objets connect\u00e9s, les automates industriels, les applications militaires, automobiles et de t\u00e9l\u00e9communication.<\/p>\n<p><u>Disponibilit\u00e9<\/u><\/p>\n<p>Le kit Icicle de Microchip pour FPGA SoC PolarFire (MPFS-ICICLE-KIT-ES) est disponible d\u00e8s aujourd\u2019hui, \u00e0 partir de 489&nbsp;USD. Les FPGA PolarFire en sont au stade de la production, avec des \u00e9chantillons de FPGA SoC disponibles imm\u00e9diatement. Pour toute information compl\u00e9mentaire, ou pour acheter ce kit, veuillez prendre contact avec votre revendeur Microchip ou avec un distributeur agr\u00e9\u00e9 n\u2019importe o\u00f9 dans le monde.<\/p>\n<p><a href=\"http:\/\/www.microchip.com\/\">www.microchip.com<\/a><\/p>\n<p>&nbsp;<\/p>\n<p>&nbsp;<\/p>\n","protected":false},"excerpt":{"rendered":"<p>L\u2019adoption massive de l\u2019architecture de jeu d\u2019instruction ouverte et gratuite RISC-V fait surgir le besoin d\u2019une plateforme de d\u00e9veloppement abordable et normalis\u00e9e qui embarque la technologie RISC-V et soit compatible avec diff\u00e9rents syst\u00e8mes issus de l\u2019\u00e9cosyst\u00e8me RISC-V. Pour r\u00e9pondre \u00e0 ce besoin, Microchip Technology Inc. propose le premier kit de d\u00e9veloppement pour FPGA (Field-Programmable Gate Array, soit \u00ab r\u00e9seau de portes programmables in situ \u00bb) SoC (System-On-Chip) bas\u00e9 sur une architecture RISC-V et destin\u00e9 aux FPGA SoC PolarFire, c\u2019est-\u00e0-dire les FPGA \u00e0 SoC bas\u00e9s sur une architecture RISC-V \u00e0 la pointe de la technologie les plus \u00e9conomiques et les moins gourmands en \u00e9nergie.<\/p>\n","protected":false},"author":9,"featured_media":44855,"comment_status":"closed","ping_status":"closed","sticky":false,"template":"","format":"standard","meta":{"_acf_changed":false,"footnotes":""},"categories":[881],"tags":[],"domains":[47],"ppma_author":[1141],"class_list":["post-44854","post","type-post","status-publish","format-standard","has-post-thumbnail","hentry","category-nouveaux-produits","domains-electronique-eci"],"acf":[],"yoast_head":"<title>Kit de d\u00e9veloppement pour FPGA SoC bas\u00e9 sur une architecture ...<\/title>\n<meta name=\"description\" content=\"L\u2019adoption massive de l\u2019architecture de jeu d\u2019instruction ouverte et gratuite RISC-V fait surgir le besoin d\u2019une plateforme de d\u00e9veloppement...\" \/>\n<meta name=\"robots\" content=\"index, follow, max-snippet:-1, max-image-preview:large, max-video-preview:-1\" \/>\n<link rel=\"canonical\" href=\"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/posts\/44854\/\" \/>\n<meta property=\"og:locale\" content=\"fr_FR\" \/>\n<meta property=\"og:type\" content=\"article\" \/>\n<meta property=\"og:title\" content=\"Kit de d\u00e9veloppement pour FPGA SoC bas\u00e9 sur une architecture \u00e0 jeu d\u2019instructions RISC-V\" \/>\n<meta property=\"og:description\" content=\"L\u2019adoption massive de l\u2019architecture de jeu d\u2019instruction ouverte et gratuite RISC-V fait surgir le besoin d\u2019une plateforme de d\u00e9veloppement abordable et normalis\u00e9e qui embarque la technologie RISC-V et soit compatible avec diff\u00e9rents syst\u00e8mes issus de l\u2019\u00e9cosyst\u00e8me RISC-V. Pour r\u00e9pondre \u00e0 ce besoin, Microchip Technology Inc. propose le premier kit de d\u00e9veloppement pour FPGA (Field-Programmable Gate Array, soit \u00ab r\u00e9seau de portes programmables in situ \u00bb) SoC (System-On-Chip) bas\u00e9 sur une architecture RISC-V et destin\u00e9 aux FPGA SoC PolarFire, c\u2019est-\u00e0-dire les FPGA \u00e0 SoC bas\u00e9s sur une architecture RISC-V \u00e0 la pointe de la technologie les plus \u00e9conomiques et les moins gourmands en \u00e9nergie.\" \/>\n<meta property=\"og:url\" content=\"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/posts\/44854\/\" \/>\n<meta property=\"og:site_name\" content=\"EENewsEurope\" \/>\n<meta property=\"article:published_time\" content=\"2020-09-23T07:31:44+00:00\" \/>\n<meta property=\"og:image\" content=\"https:\/\/www.ecinews.fr\/wp-content\/uploads\/import\/default\/files\/sites\/default\/files\/images\/eci8818_microchip-scaled.jpg\" \/>\n\t<meta property=\"og:image:width\" content=\"2560\" \/>\n\t<meta property=\"og:image:height\" content=\"1422\" \/>\n\t<meta property=\"og:image:type\" content=\"image\/jpeg\" \/>\n<meta name=\"author\" content=\"Alain Dieul\" \/>\n<meta name=\"twitter:card\" content=\"summary_large_image\" \/>\n<meta name=\"twitter:label1\" content=\"Written by\" \/>\n\t<meta name=\"twitter:data1\" content=\"Alain Dieul\" \/>\n\t<meta name=\"twitter:label2\" content=\"Est. reading time\" \/>\n\t<meta name=\"twitter:data2\" content=\"4 minutes\" \/>\n<script type=\"application\/ld+json\" class=\"yoast-schema-graph\">{\"@context\":\"https:\/\/schema.org\",\"@graph\":[{\"@type\":\"Article\",\"@id\":\"https:\/\/www.ecinews.fr\/fr\/kit-de-developpement-pour-fpga-soc-base-sur-une-architecture-a-jeu-dinstructions-risc-v\/#article\",\"isPartOf\":{\"@id\":\"https:\/\/www.ecinews.fr\/fr\/kit-de-developpement-pour-fpga-soc-base-sur-une-architecture-a-jeu-dinstructions-risc-v\/\"},\"author\":{\"name\":\"Alain Dieul\",\"@id\":\"https:\/\/www.eenewseurope.com\/en\/#\/schema\/person\/568c789a4794bd460460501ba91f5daf\"},\"headline\":\"Kit de d\u00e9veloppement pour FPGA SoC bas\u00e9 sur une architecture \u00e0 jeu d\u2019instructions RISC-V\",\"datePublished\":\"2020-09-23T07:31:44+00:00\",\"dateModified\":\"2020-09-23T07:31:44+00:00\",\"mainEntityOfPage\":{\"@id\":\"https:\/\/www.ecinews.fr\/fr\/kit-de-developpement-pour-fpga-soc-base-sur-une-architecture-a-jeu-dinstructions-risc-v\/\"},\"wordCount\":857,\"publisher\":{\"@id\":\"https:\/\/www.eenewseurope.com\/en\/#organization\"},\"articleSection\":[\"Nouveaux produits\"],\"inLanguage\":\"fr-FR\"},{\"@type\":\"WebPage\",\"@id\":\"https:\/\/www.ecinews.fr\/fr\/kit-de-developpement-pour-fpga-soc-base-sur-une-architecture-a-jeu-dinstructions-risc-v\/\",\"url\":\"https:\/\/www.ecinews.fr\/fr\/kit-de-developpement-pour-fpga-soc-base-sur-une-architecture-a-jeu-dinstructions-risc-v\/\",\"name\":\"Kit de d\u00e9veloppement pour FPGA SoC bas\u00e9 sur une architecture \u00e0 jeu d\u2019instructions RISC-V -\",\"isPartOf\":{\"@id\":\"https:\/\/www.eenewseurope.com\/en\/#website\"},\"datePublished\":\"2020-09-23T07:31:44+00:00\",\"dateModified\":\"2020-09-23T07:31:44+00:00\",\"breadcrumb\":{\"@id\":\"https:\/\/www.ecinews.fr\/fr\/kit-de-developpement-pour-fpga-soc-base-sur-une-architecture-a-jeu-dinstructions-risc-v\/#breadcrumb\"},\"inLanguage\":\"fr-FR\",\"potentialAction\":[{\"@type\":\"ReadAction\",\"target\":[\"https:\/\/www.ecinews.fr\/fr\/kit-de-developpement-pour-fpga-soc-base-sur-une-architecture-a-jeu-dinstructions-risc-v\/\"]}]},{\"@type\":\"BreadcrumbList\",\"@id\":\"https:\/\/www.ecinews.fr\/fr\/kit-de-developpement-pour-fpga-soc-base-sur-une-architecture-a-jeu-dinstructions-risc-v\/#breadcrumb\",\"itemListElement\":[{\"@type\":\"ListItem\",\"position\":1,\"name\":\"Home\",\"item\":\"https:\/\/www.ecinews.fr\/fr\/\"},{\"@type\":\"ListItem\",\"position\":2,\"name\":\"Kit de d\u00e9veloppement pour FPGA SoC bas\u00e9 sur une architecture \u00e0 jeu d\u2019instructions RISC-V\"}]},{\"@type\":\"WebSite\",\"@id\":\"https:\/\/www.eenewseurope.com\/en\/#website\",\"url\":\"https:\/\/www.eenewseurope.com\/en\/\",\"name\":\"EENewsEurope\",\"description\":\"Just another WordPress site\",\"publisher\":{\"@id\":\"https:\/\/www.eenewseurope.com\/en\/#organization\"},\"potentialAction\":[{\"@type\":\"SearchAction\",\"target\":{\"@type\":\"EntryPoint\",\"urlTemplate\":\"https:\/\/www.eenewseurope.com\/en\/?s={search_term_string}\"},\"query-input\":\"required name=search_term_string\"}],\"inLanguage\":\"fr-FR\"},{\"@type\":\"Organization\",\"@id\":\"https:\/\/www.eenewseurope.com\/en\/#organization\",\"name\":\"EENewsEurope\",\"url\":\"https:\/\/www.eenewseurope.com\/en\/\",\"logo\":{\"@type\":\"ImageObject\",\"inLanguage\":\"fr-FR\",\"@id\":\"https:\/\/www.eenewseurope.com\/en\/#\/schema\/logo\/image\/\",\"url\":\"https:\/\/www.ecinews.fr\/wp-content\/uploads\/2022\/02\/logo-1.jpg\",\"contentUrl\":\"https:\/\/www.ecinews.fr\/wp-content\/uploads\/2022\/02\/logo-1.jpg\",\"width\":283,\"height\":113,\"caption\":\"EENewsEurope\"},\"image\":{\"@id\":\"https:\/\/www.eenewseurope.com\/en\/#\/schema\/logo\/image\/\"}},{\"@type\":\"Person\",\"@id\":\"https:\/\/www.eenewseurope.com\/en\/#\/schema\/person\/568c789a4794bd460460501ba91f5daf\",\"name\":\"Alain Dieul\",\"image\":{\"@type\":\"ImageObject\",\"inLanguage\":\"fr-FR\",\"@id\":\"https:\/\/www.eenewseurope.com\/en\/#\/schema\/person\/image\/6d32dc651fbcef3b338066625b118364\",\"url\":\"https:\/\/secure.gravatar.com\/avatar\/93708ec89b35deb10f4cfbfe144b4e07?s=96&d=mm&r=g\",\"contentUrl\":\"https:\/\/secure.gravatar.com\/avatar\/93708ec89b35deb10f4cfbfe144b4e07?s=96&d=mm&r=g\",\"caption\":\"Alain Dieul\"}}]}<\/script>","yoast_head_json":{"title":"Kit de d\u00e9veloppement pour FPGA SoC bas\u00e9 sur une architecture ...","description":"L\u2019adoption massive de l\u2019architecture de jeu d\u2019instruction ouverte et gratuite RISC-V fait surgir le besoin d\u2019une plateforme de d\u00e9veloppement...","robots":{"index":"index","follow":"follow","max-snippet":"max-snippet:-1","max-image-preview":"max-image-preview:large","max-video-preview":"max-video-preview:-1"},"canonical":"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/posts\/44854\/","og_locale":"fr_FR","og_type":"article","og_title":"Kit de d\u00e9veloppement pour FPGA SoC bas\u00e9 sur une architecture \u00e0 jeu d\u2019instructions RISC-V","og_description":"L\u2019adoption massive de l\u2019architecture de jeu d\u2019instruction ouverte et gratuite RISC-V fait surgir le besoin d\u2019une plateforme de d\u00e9veloppement abordable et normalis\u00e9e qui embarque la technologie RISC-V et soit compatible avec diff\u00e9rents syst\u00e8mes issus de l\u2019\u00e9cosyst\u00e8me RISC-V. Pour r\u00e9pondre \u00e0 ce besoin, Microchip Technology Inc. propose le premier kit de d\u00e9veloppement pour FPGA (Field-Programmable Gate Array, soit \u00ab r\u00e9seau de portes programmables in situ \u00bb) SoC (System-On-Chip) bas\u00e9 sur une architecture RISC-V et destin\u00e9 aux FPGA SoC PolarFire, c\u2019est-\u00e0-dire les FPGA \u00e0 SoC bas\u00e9s sur une architecture RISC-V \u00e0 la pointe de la technologie les plus \u00e9conomiques et les moins gourmands en \u00e9nergie.","og_url":"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/posts\/44854\/","og_site_name":"EENewsEurope","article_published_time":"2020-09-23T07:31:44+00:00","og_image":[{"width":2560,"height":1422,"url":"https:\/\/www.ecinews.fr\/wp-content\/uploads\/import\/default\/files\/sites\/default\/files\/images\/eci8818_microchip-scaled.jpg","type":"image\/jpeg"}],"author":"Alain Dieul","twitter_card":"summary_large_image","twitter_misc":{"Written by":"Alain Dieul","Est. reading time":"4 minutes"},"schema":{"@context":"https:\/\/schema.org","@graph":[{"@type":"Article","@id":"https:\/\/www.ecinews.fr\/fr\/kit-de-developpement-pour-fpga-soc-base-sur-une-architecture-a-jeu-dinstructions-risc-v\/#article","isPartOf":{"@id":"https:\/\/www.ecinews.fr\/fr\/kit-de-developpement-pour-fpga-soc-base-sur-une-architecture-a-jeu-dinstructions-risc-v\/"},"author":{"name":"Alain Dieul","@id":"https:\/\/www.eenewseurope.com\/en\/#\/schema\/person\/568c789a4794bd460460501ba91f5daf"},"headline":"Kit de d\u00e9veloppement pour FPGA SoC bas\u00e9 sur une architecture \u00e0 jeu d\u2019instructions RISC-V","datePublished":"2020-09-23T07:31:44+00:00","dateModified":"2020-09-23T07:31:44+00:00","mainEntityOfPage":{"@id":"https:\/\/www.ecinews.fr\/fr\/kit-de-developpement-pour-fpga-soc-base-sur-une-architecture-a-jeu-dinstructions-risc-v\/"},"wordCount":857,"publisher":{"@id":"https:\/\/www.eenewseurope.com\/en\/#organization"},"articleSection":["Nouveaux produits"],"inLanguage":"fr-FR"},{"@type":"WebPage","@id":"https:\/\/www.ecinews.fr\/fr\/kit-de-developpement-pour-fpga-soc-base-sur-une-architecture-a-jeu-dinstructions-risc-v\/","url":"https:\/\/www.ecinews.fr\/fr\/kit-de-developpement-pour-fpga-soc-base-sur-une-architecture-a-jeu-dinstructions-risc-v\/","name":"Kit de d\u00e9veloppement pour FPGA SoC bas\u00e9 sur une architecture \u00e0 jeu d\u2019instructions RISC-V -","isPartOf":{"@id":"https:\/\/www.eenewseurope.com\/en\/#website"},"datePublished":"2020-09-23T07:31:44+00:00","dateModified":"2020-09-23T07:31:44+00:00","breadcrumb":{"@id":"https:\/\/www.ecinews.fr\/fr\/kit-de-developpement-pour-fpga-soc-base-sur-une-architecture-a-jeu-dinstructions-risc-v\/#breadcrumb"},"inLanguage":"fr-FR","potentialAction":[{"@type":"ReadAction","target":["https:\/\/www.ecinews.fr\/fr\/kit-de-developpement-pour-fpga-soc-base-sur-une-architecture-a-jeu-dinstructions-risc-v\/"]}]},{"@type":"BreadcrumbList","@id":"https:\/\/www.ecinews.fr\/fr\/kit-de-developpement-pour-fpga-soc-base-sur-une-architecture-a-jeu-dinstructions-risc-v\/#breadcrumb","itemListElement":[{"@type":"ListItem","position":1,"name":"Home","item":"https:\/\/www.ecinews.fr\/fr\/"},{"@type":"ListItem","position":2,"name":"Kit de d\u00e9veloppement pour FPGA SoC bas\u00e9 sur une architecture \u00e0 jeu d\u2019instructions RISC-V"}]},{"@type":"WebSite","@id":"https:\/\/www.eenewseurope.com\/en\/#website","url":"https:\/\/www.eenewseurope.com\/en\/","name":"EENewsEurope","description":"Just another WordPress site","publisher":{"@id":"https:\/\/www.eenewseurope.com\/en\/#organization"},"potentialAction":[{"@type":"SearchAction","target":{"@type":"EntryPoint","urlTemplate":"https:\/\/www.eenewseurope.com\/en\/?s={search_term_string}"},"query-input":"required name=search_term_string"}],"inLanguage":"fr-FR"},{"@type":"Organization","@id":"https:\/\/www.eenewseurope.com\/en\/#organization","name":"EENewsEurope","url":"https:\/\/www.eenewseurope.com\/en\/","logo":{"@type":"ImageObject","inLanguage":"fr-FR","@id":"https:\/\/www.eenewseurope.com\/en\/#\/schema\/logo\/image\/","url":"https:\/\/www.ecinews.fr\/wp-content\/uploads\/2022\/02\/logo-1.jpg","contentUrl":"https:\/\/www.ecinews.fr\/wp-content\/uploads\/2022\/02\/logo-1.jpg","width":283,"height":113,"caption":"EENewsEurope"},"image":{"@id":"https:\/\/www.eenewseurope.com\/en\/#\/schema\/logo\/image\/"}},{"@type":"Person","@id":"https:\/\/www.eenewseurope.com\/en\/#\/schema\/person\/568c789a4794bd460460501ba91f5daf","name":"Alain Dieul","image":{"@type":"ImageObject","inLanguage":"fr-FR","@id":"https:\/\/www.eenewseurope.com\/en\/#\/schema\/person\/image\/6d32dc651fbcef3b338066625b118364","url":"https:\/\/secure.gravatar.com\/avatar\/93708ec89b35deb10f4cfbfe144b4e07?s=96&d=mm&r=g","contentUrl":"https:\/\/secure.gravatar.com\/avatar\/93708ec89b35deb10f4cfbfe144b4e07?s=96&d=mm&r=g","caption":"Alain Dieul"}}]}},"authors":[{"term_id":1141,"user_id":9,"is_guest":0,"slug":"alaindieul","display_name":"Alain Dieul","avatar_url":"https:\/\/secure.gravatar.com\/avatar\/93708ec89b35deb10f4cfbfe144b4e07?s=96&d=mm&r=g","0":null,"1":"","2":"","3":"","4":"","5":"","6":"","7":"","8":""}],"_links":{"self":[{"href":"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/posts\/44854"}],"collection":[{"href":"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/users\/9"}],"replies":[{"embeddable":true,"href":"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/comments?post=44854"}],"version-history":[{"count":0,"href":"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/posts\/44854\/revisions"}],"wp:featuredmedia":[{"embeddable":true,"href":"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/media\/44855"}],"wp:attachment":[{"href":"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/media?parent=44854"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/categories?post=44854"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/tags?post=44854"},{"taxonomy":"domains","embeddable":true,"href":"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/domains?post=44854"},{"taxonomy":"author","embeddable":true,"href":"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/ppma_author?post=44854"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}