{"id":429570,"date":"2023-08-15T11:10:06","date_gmt":"2023-08-15T09:10:06","guid":{"rendered":"https:\/\/www.eenewseurope.com\/?p=429570"},"modified":"2023-08-15T11:10:06","modified_gmt":"2023-08-15T09:10:06","slug":"la-puce-dia-analogique-dibm-utilise-une-memoire-pcm","status":"publish","type":"post","link":"https:\/\/www.ecinews.fr\/fr\/la-puce-dia-analogique-dibm-utilise-une-memoire-pcm\/","title":{"rendered":"La puce d’IA analogique d’IBM utilise une m\u00e9moire PCM"},"content":{"rendered":"

IBM Research a mis au point une puce analogique multic\u0153ur de calcul en m\u00e9moire pour l’apprentissage automatique, qui utilise une m\u00e9moire \u00e0 changement de phase (PCM) pour r\u00e9duire la consommation d’\u00e9nergie.<\/h4>\n

La puce d’IA utilisant le calcul analogique en m\u00e9moire a \u00e9t\u00e9 con\u00e7ue et fabriqu\u00e9e en CMOS 14 nm, la m\u00e9moire \u00e0 changement de phase PCM \u00e9tant ajout\u00e9e dans le processus final, ce qui r\u00e9duit le co\u00fbt de production. La puce enti\u00e8rement int\u00e9gr\u00e9e comporte 64 c\u0153urs d’intelligence artificielle interconnect\u00e9s par un r\u00e9seau de communication sur la puce. Il met \u00e9galement en \u0153uvre les fonctions d’activation num\u00e9riques et le traitement suppl\u00e9mentaire impliqu\u00e9 dans les couches convolutives individuelles et les unit\u00e9s de m\u00e9moire \u00e0 long terme.<\/p>\n

Pour les multiplications matrice-vecteur \u00e0 8 bits d’entr\u00e9e\/sortie, en mode de lecture op\u00e9rationnelle \u00e0 quatre phases (haute pr\u00e9cision) ou \u00e0 une phase (basse pr\u00e9cision), la puce peut atteindre un d\u00e9bit maximal de 16,1 ou 63,1 t\u00e9ra-op\u00e9rations par seconde avec une efficacit\u00e9 \u00e9nerg\u00e9tique de 2,48 ou 9,76 t\u00e9ra-op\u00e9rations par seconde et par watt, respectivement.<\/p>\n

Les poids synaptiques sont stock\u00e9s localement dans les valeurs de conductance des composants de m\u00e9moire r\u00e9sistive PCM \u00e0 l’\u00e9chelle nanom\u00e9trique. Le mat\u00e9riau passe d’une phase amorphe \u00e0 une phase cristalline : une impulsion \u00e9lectrique plus faible rendra le dispositif plus cristallin, offrant moins de r\u00e9sistance, tandis qu’une impulsion \u00e9lectrique plus forte rendra le dispositif plus amorphe, offrant plus de r\u00e9sistance.<\/p>\n

Le composant PCM enregistre son \u00e9tat comme un continuum de valeurs entre l’\u00e9tat amorphe et l’\u00e9tat cristallin. La m\u00e9moire est non volatile, les poids sont donc conserv\u00e9s lorsque l’alimentation \u00e9lectrique est coup\u00e9e.<\/p>\n

Dans un article publi\u00e9 dans la revue Nature, les chercheurs expliquent qu’il fallait relever deux d\u00e9fis majeurs. Les matrices de m\u00e9moire doivent \u00eatre capables de calculer avec un niveau de pr\u00e9cision \u00e9quivalent \u00e0 celui des syst\u00e8mes num\u00e9riques existants, et elles doivent pouvoir s’interfacer de mani\u00e8re transparente avec d’autres unit\u00e9s de calcul num\u00e9riques, ainsi qu’avec un tissu de communication num\u00e9rique sur la puce d’intelligence artificielle analogique.<\/p>\n

La puce a \u00e9t\u00e9 fabriqu\u00e9e dans le complexe NanoTech d’Albany d’IBM et est compos\u00e9e de 64 c\u0153urs de calcul analogiques en m\u00e9moire (ou tuiles). Chacune d’entre elles contient un r\u00e9seau de barres transversales de 256 par 256 cellules synaptiques. Des convertisseurs analogique-num\u00e9rique bas\u00e9s sur le temps sont int\u00e9gr\u00e9s dans chaque tuile pour assurer la transition entre les mondes analogique et num\u00e9rique, et chaque tuile comprend des unit\u00e9s de traitement num\u00e9rique l\u00e9g\u00e8res qui ex\u00e9cutent des fonctions d’activation neuronale non lin\u00e9aires simples et des op\u00e9rations de mise \u00e0 l’\u00e9chelle.<\/p>\n

Chaque tuile peut effectuer les calculs associ\u00e9s \u00e0 une couche d’un mod\u00e8le de r\u00e9seau neuronal profond (DNN). Les poids synaptiques sont cod\u00e9s sous forme de valeurs de conductance analogiques des composants PCM. Une unit\u00e9 de traitement num\u00e9rique globale est int\u00e9gr\u00e9e au milieu de la puce. Elle met en \u0153uvre des op\u00e9rations plus complexes qui sont essentielles pour l’ex\u00e9cution de certains types de r\u00e9seaux neuronaux. La puce dispose \u00e9galement de voies de communication num\u00e9rique au niveau des interconnexions de toutes les tuiles et de l’unit\u00e9 de traitement num\u00e9rique globale.<\/p>\n

En combinant de mani\u00e8re transparente le calcul analogique en m\u00e9moire avec plusieurs unit\u00e9s de traitement num\u00e9rique et un tissu de communication num\u00e9rique, on obtient des multiplications de matrices d’entr\u00e9e-sortie \u00e0 400 GOPS\/mm2, soit plus de 15 fois plus que les pr\u00e9c\u00e9dentes puces de calcul multic\u0153ur en m\u00e9moire bas\u00e9es sur la m\u00e9moire r\u00e9sistive, tout en obtenant une efficacit\u00e9 \u00e9nerg\u00e9tique comparable.<\/p>\n

www.ibm.com<\/a><\/p>\n

Autres articles sur le calcul en m\u00e9moire de la GCP<\/h3>\n