{"id":423254,"date":"2023-05-30T17:36:59","date_gmt":"2023-05-30T15:36:59","guid":{"rendered":"https:\/\/www.eenewseurope.com\/?p=423254"},"modified":"2023-06-01T13:42:30","modified_gmt":"2023-06-01T11:42:30","slug":"mips-fait-appel-a-siemens-fpga-pour-le-deploiement-du-processeur-risc-v","status":"publish","type":"post","link":"https:\/\/www.ecinews.fr\/fr\/mips-fait-appel-a-siemens-fpga-pour-le-deploiement-du-processeur-risc-v\/","title":{"rendered":"MIPS fait appel \u00e0 Siemens FPGA pour le d\u00e9ploiement du processeur RISC-V"},"content":{"rendered":"<h4>MIPS utilise une plate-forme FPGA de Siemens Digital Industries Software pour acc\u00e9l\u00e9rer le d\u00e9veloppement de logiciels pour son multiprocesseur RISC-V eVocore P8700.<\/h4>\n<p>Dans le cadre de cette collaboration, MIPS utilise la plate-forme proFPGA Veloce de Siemens pour d\u00e9montrer les c\u0153urs MIPS, y compris l&rsquo;eVocore P8700. Ce c\u0153ur, le premier processeur Out-of-Order (OoO) dot\u00e9 d&rsquo;une \u00e9volutivit\u00e9 coh\u00e9rente multi-thread, multi-c\u0153ur et multi-classe, a d\u00e9j\u00e0 \u00e9t\u00e9 adopt\u00e9 pour des applications telles que la conduite autonome et les syst\u00e8mes avanc\u00e9s d&rsquo;aide \u00e0 la conduite (ADAS).<\/p>\n<ul>\n<li><a href=\"https:\/\/newsroom.sw.siemens.com\/en-US\/siemens-acquires-profpga-from-pro-design\/\">Siemens acquiert la famille de produits proFPGA<\/a><\/li>\n<li><a href=\"https:\/\/www.eenewseurope.com\/en\/fpga-prototyping-system-scales-to-1-7bn-gates\/\">Le syst\u00e8me de prototypage FPGA atteint 1,7 milliard de portes<\/a><\/li>\n<\/ul>\n<p>L&rsquo;ex\u00e9cution des processeurs RISC-V sur la plate-forme proFPGA permet aux d\u00e9veloppeurs de valider leurs syst\u00e8mes finaux avant de les transf\u00e9rer sur le silicium. Les clients peuvent ajouter leur logique propre et leurs acc\u00e9l\u00e9rateurs personnalis\u00e9s et valider leur syst\u00e8me sur puce (SoC) pour une fonctionnalit\u00e9 optimale. En outre, la plate-forme Veloce proFPGA de Siemens donnera aux \u00e9quipes logicielles des clients un acc\u00e8s complet au syst\u00e8me mat\u00e9riel de prototypage de la plate-forme, aux outils logiciels et aux crochets de trace de d\u00e9bogage, ce qui permettra un d\u00e9veloppement pr\u00e9coce des logiciels et un d\u00e9veloppement simultan\u00e9 mat\u00e9riel-logiciel.<\/p>\n<p>\u00ab\u00a0Alors qu&rsquo;un nombre croissant de concepteurs de circuits int\u00e9gr\u00e9s adoptent le RISC-V pour leurs futures conceptions, nous constatons un int\u00e9r\u00eat croissant pour nos processeurs eVocore en raison du niveau in\u00e9gal\u00e9 d&rsquo;\u00e9volutivit\u00e9 qu&rsquo;ils offrent\u00a0\u00bb, a d\u00e9clar\u00e9 Desi Banatao, PDG de MIPS. \u00ab\u00a0Nous sommes ravis de collaborer avec Siemens pour permettre \u00e0 nos clients de b\u00e9n\u00e9ficier de toutes les fonctionnalit\u00e9s et de tous les outils de notre eVocore P8700, le meilleur de sa cat\u00e9gorie, ainsi que de la capacit\u00e9 \u00e9volutive et de la flexibilit\u00e9 offertes par la plate-forme Veloce proFPGA de Siemens.<\/p>\n<p>Les d\u00e9veloppeurs peuvent \u00e9galement ajouter leurs propres acc\u00e9l\u00e9rateurs aux syst\u00e8mes \u00e9quip\u00e9s du P8700 tout en maintenant la coh\u00e9rence avec jusqu&rsquo;\u00e0 64 clusters et 8 c\u0153urs par cluster et 2 threads par c\u0153ur.<\/p>\n<p>Le prototype de FPGA configur\u00e9 sur un PC peut \u00eatre utilis\u00e9 avec diff\u00e9rents types de charges de travail, avec des bancs d&rsquo;essai embarqu\u00e9s et des connexions in-circuit \u00e0 du mat\u00e9riel externe comme des g\u00e9n\u00e9rateurs Ethernet ou des bus PCI Express. Cela permet \u00e0 MIPS de prendre en charge de multiples configurations, en commen\u00e7ant par une unit\u00e9 centrale \u00e0 un seul c\u0153ur et \u00e0 un seul thread, jusqu&rsquo;\u00e0 des configurations \u00e0 plusieurs c\u0153urs et multi-clusters.<\/p>\n<p>\u00ab\u00a0La complexit\u00e9 croissante des conceptions SoC n\u00e9cessite des outils de prototypage plus importants\u00a0\u00bb, a d\u00e9clar\u00e9 Jean-Marie Brunet, vice-pr\u00e9sident et directeur g\u00e9n\u00e9ral de la v\u00e9rification assist\u00e9e par ordinateur chez Siemens Digital Industries Software. \u00ab\u00a0Nous sommes heureux d&rsquo;aider les clients et les d\u00e9veloppeurs de MIPS \u00e0 suivre le rythme acc\u00e9l\u00e9r\u00e9 de l&rsquo;innovation en fournissant des solutions de prototypage puissantes et \u00e9volutives adapt\u00e9es \u00e0 leurs cas d&rsquo;utilisation, de l&rsquo;IP au sous-syst\u00e8me et au SoC.\u00a0\u00bb<\/p>\n<p>www.mips.com <a href=\"https:\/\/c212.net\/c\/link\/?t=0&amp;l=en&amp;o=3878480-1&amp;h=3187578382&amp;u=https%3A%2F%2Fc212.net%2Fc%2Flink%2F%3Ft%3D0%26l%3Den%26o%3D3733817-1%26h%3D4210520476%26u%3Dhttps%253A%252F%252Fc212.net%252Fc%252Flink%252F%253Ft%253D0%2526l%253Den%2526o%253D3531131-1%2526h%253D2944354705%2526u%253Dhttp%25253A%25252F%25252Fwww.mips.com%25252F%2526a%253Dwww.mips.com%26a%3Dwww.mips.com&amp;a=www.mips.com\">;<\/a> <a href=\"http:\/\/www.siemens.com\">www.siemens.com<\/a><\/p>\n","protected":false},"excerpt":{"rendered":"<p>MIPS utilise une plate-forme FPGA de Siemens Digital Industries Software pour acc\u00e9l\u00e9rer le d\u00e9veloppement de logiciels pour son multiprocesseur RISC-V eVocore P8700. Dans le cadre de cette collaboration, MIPS utilise la plate-forme proFPGA Veloce de Siemens pour d\u00e9montrer les c\u0153urs MIPS, y compris l&rsquo;eVocore P8700. Ce c\u0153ur, le premier processeur Out-of-Order (OoO) dot\u00e9 d&rsquo;une \u00e9volutivit\u00e9 [&hellip;]<\/p>\n","protected":false},"author":2,"featured_media":423175,"comment_status":"closed","ping_status":"closed","sticky":false,"template":"","format":"standard","meta":{"_acf_changed":false,"footnotes":""},"categories":[883],"tags":[3286,3644,1674,3641,3645],"domains":[47],"ppma_author":[3640],"class_list":["post-423254","post","type-post","status-publish","format-standard","has-post-thumbnail","hentry","category-technologies","tag-fpga-fr","tag-mips-fr","tag-risc-v-2","tag-risc-v-fr","tag-siemens-eda-fr","domains-electronique-eci"],"acf":[],"yoast_head":"<title>MIPS fait appel \u00e0 Siemens FPGA pour le d\u00e9ploiement du process...<\/title>\n<meta name=\"description\" content=\"MIPS utilise la plate-forme Veloce proFPGA de Siemens pour acc\u00e9l\u00e9rer le d\u00e9veloppement de logiciels pour son multiprocesseur RISC-V eVocore P8700.\" \/>\n<meta name=\"robots\" content=\"index, follow, max-snippet:-1, max-image-preview:large, max-video-preview:-1\" \/>\n<link rel=\"canonical\" href=\"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/posts\/423254\/\" \/>\n<meta property=\"og:locale\" content=\"fr_FR\" \/>\n<meta property=\"og:type\" content=\"article\" \/>\n<meta property=\"og:title\" content=\"MIPS fait appel \u00e0 Siemens FPGA pour le d\u00e9ploiement du processeur RISC-V\" \/>\n<meta property=\"og:description\" content=\"MIPS utilise la plate-forme Veloce proFPGA de Siemens pour acc\u00e9l\u00e9rer le d\u00e9veloppement de logiciels pour son multiprocesseur RISC-V eVocore P8700.\" \/>\n<meta property=\"og:url\" content=\"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/posts\/423254\/\" \/>\n<meta property=\"og:site_name\" content=\"EENewsEurope\" \/>\n<meta property=\"article:published_time\" content=\"2023-05-30T15:36:59+00:00\" \/>\n<meta property=\"article:modified_time\" content=\"2023-06-01T11:42:30+00:00\" \/>\n<meta property=\"og:image\" content=\"https:\/\/test.eenewseurope.com\/wp-content\/uploads\/2023\/05\/MIPS_proFPGA_2.jpg\" \/>\n\t<meta property=\"og:image:width\" content=\"600\" \/>\n\t<meta property=\"og:image:height\" content=\"706\" \/>\n\t<meta property=\"og:image:type\" content=\"image\/jpeg\" \/>\n<meta name=\"author\" content=\"Nick Flaherty\" \/>\n<meta name=\"twitter:card\" content=\"summary_large_image\" \/>\n<meta name=\"twitter:label1\" content=\"Written by\" \/>\n\t<meta name=\"twitter:data1\" content=\"NicolasR\" \/>\n\t<meta name=\"twitter:label2\" content=\"Est. reading time\" \/>\n\t<meta name=\"twitter:data2\" content=\"3 minutes\" \/>\n<script type=\"application\/ld+json\" class=\"yoast-schema-graph\">{\"@context\":\"https:\/\/schema.org\",\"@graph\":[{\"@type\":\"Article\",\"@id\":\"https:\/\/test.eenewseurope.com\/fr\/mips-fait-appel-a-siemens-fpga-pour-le-deploiement-du-processeur-risc-v\/#article\",\"isPartOf\":{\"@id\":\"https:\/\/test.eenewseurope.com\/fr\/mips-fait-appel-a-siemens-fpga-pour-le-deploiement-du-processeur-risc-v\/\"},\"author\":{\"name\":\"NicolasR\",\"@id\":\"https:\/\/www.eenewseurope.com\/fr\/#\/schema\/person\/78961bf5e4a331d3b8b2d58fdfef976c\"},\"headline\":\"MIPS fait appel \u00e0 Siemens FPGA pour le d\u00e9ploiement du processeur RISC-V\",\"datePublished\":\"2023-05-30T15:36:59+00:00\",\"dateModified\":\"2023-06-01T11:42:30+00:00\",\"mainEntityOfPage\":{\"@id\":\"https:\/\/test.eenewseurope.com\/fr\/mips-fait-appel-a-siemens-fpga-pour-le-deploiement-du-processeur-risc-v\/\"},\"wordCount\":541,\"publisher\":{\"@id\":\"https:\/\/www.eenewseurope.com\/fr\/#organization\"},\"keywords\":[\"FPGA\",\"MIPS\",\"RISC-V\",\"RISC-V\",\"Siemens EDA\"],\"articleSection\":[\"Technologies\"],\"inLanguage\":\"fr-FR\"},{\"@type\":\"WebPage\",\"@id\":\"https:\/\/test.eenewseurope.com\/fr\/mips-fait-appel-a-siemens-fpga-pour-le-deploiement-du-processeur-risc-v\/\",\"url\":\"https:\/\/test.eenewseurope.com\/fr\/mips-fait-appel-a-siemens-fpga-pour-le-deploiement-du-processeur-risc-v\/\",\"name\":\"MIPS fait appel \u00e0 Siemens FPGA pour le d\u00e9ploiement du processeur RISC-V -\",\"isPartOf\":{\"@id\":\"https:\/\/www.eenewseurope.com\/fr\/#website\"},\"datePublished\":\"2023-05-30T15:36:59+00:00\",\"dateModified\":\"2023-06-01T11:42:30+00:00\",\"description\":\"MIPS utilise la plate-forme Veloce proFPGA de Siemens pour acc\u00e9l\u00e9rer le d\u00e9veloppement de logiciels pour son multiprocesseur RISC-V eVocore P8700.\",\"breadcrumb\":{\"@id\":\"https:\/\/test.eenewseurope.com\/fr\/mips-fait-appel-a-siemens-fpga-pour-le-deploiement-du-processeur-risc-v\/#breadcrumb\"},\"inLanguage\":\"fr-FR\",\"potentialAction\":[{\"@type\":\"ReadAction\",\"target\":[\"https:\/\/test.eenewseurope.com\/fr\/mips-fait-appel-a-siemens-fpga-pour-le-deploiement-du-processeur-risc-v\/\"]}]},{\"@type\":\"BreadcrumbList\",\"@id\":\"https:\/\/test.eenewseurope.com\/fr\/mips-fait-appel-a-siemens-fpga-pour-le-deploiement-du-processeur-risc-v\/#breadcrumb\",\"itemListElement\":[{\"@type\":\"ListItem\",\"position\":1,\"name\":\"Home\",\"item\":\"https:\/\/test.eenewseurope.com\/fr\/\"},{\"@type\":\"ListItem\",\"position\":2,\"name\":\"MIPS fait appel \u00e0 Siemens FPGA pour le d\u00e9ploiement du processeur RISC-V\"}]},{\"@type\":\"WebSite\",\"@id\":\"https:\/\/www.eenewseurope.com\/fr\/#website\",\"url\":\"https:\/\/www.eenewseurope.com\/fr\/\",\"name\":\"EENewsEurope\",\"description\":\"Just another WordPress site\",\"publisher\":{\"@id\":\"https:\/\/www.eenewseurope.com\/fr\/#organization\"},\"potentialAction\":[{\"@type\":\"SearchAction\",\"target\":{\"@type\":\"EntryPoint\",\"urlTemplate\":\"https:\/\/www.eenewseurope.com\/fr\/?s={search_term_string}\"},\"query-input\":\"required name=search_term_string\"}],\"inLanguage\":\"fr-FR\"},{\"@type\":\"Organization\",\"@id\":\"https:\/\/www.eenewseurope.com\/fr\/#organization\",\"name\":\"EENewsEurope\",\"url\":\"https:\/\/www.eenewseurope.com\/fr\/\",\"logo\":{\"@type\":\"ImageObject\",\"inLanguage\":\"fr-FR\",\"@id\":\"https:\/\/www.eenewseurope.com\/fr\/#\/schema\/logo\/image\/\",\"url\":\"https:\/\/www.ecinews.fr\/wp-content\/uploads\/2022\/02\/logo-1.jpg\",\"contentUrl\":\"https:\/\/www.ecinews.fr\/wp-content\/uploads\/2022\/02\/logo-1.jpg\",\"width\":283,\"height\":113,\"caption\":\"EENewsEurope\"},\"image\":{\"@id\":\"https:\/\/www.eenewseurope.com\/fr\/#\/schema\/logo\/image\/\"}},{\"@type\":\"Person\",\"@id\":\"https:\/\/www.eenewseurope.com\/fr\/#\/schema\/person\/78961bf5e4a331d3b8b2d58fdfef976c\",\"name\":\"NicolasR\",\"image\":{\"@type\":\"ImageObject\",\"inLanguage\":\"fr-FR\",\"@id\":\"https:\/\/www.eenewseurope.com\/fr\/#\/schema\/person\/image\/1113513d73c6c997fc7ac1ecedfff8d9\",\"url\":\"https:\/\/secure.gravatar.com\/avatar\/8c46107760468ab8a00c814c26c19ab4?s=96&d=mm&r=g\",\"contentUrl\":\"https:\/\/secure.gravatar.com\/avatar\/8c46107760468ab8a00c814c26c19ab4?s=96&d=mm&r=g\",\"caption\":\"NicolasR\"}}]}<\/script>","yoast_head_json":{"title":"MIPS fait appel \u00e0 Siemens FPGA pour le d\u00e9ploiement du process...","description":"MIPS utilise la plate-forme Veloce proFPGA de Siemens pour acc\u00e9l\u00e9rer le d\u00e9veloppement de logiciels pour son multiprocesseur RISC-V eVocore P8700.","robots":{"index":"index","follow":"follow","max-snippet":"max-snippet:-1","max-image-preview":"max-image-preview:large","max-video-preview":"max-video-preview:-1"},"canonical":"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/posts\/423254\/","og_locale":"fr_FR","og_type":"article","og_title":"MIPS fait appel \u00e0 Siemens FPGA pour le d\u00e9ploiement du processeur RISC-V","og_description":"MIPS utilise la plate-forme Veloce proFPGA de Siemens pour acc\u00e9l\u00e9rer le d\u00e9veloppement de logiciels pour son multiprocesseur RISC-V eVocore P8700.","og_url":"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/posts\/423254\/","og_site_name":"EENewsEurope","article_published_time":"2023-05-30T15:36:59+00:00","article_modified_time":"2023-06-01T11:42:30+00:00","og_image":[{"width":600,"height":706,"url":"https:\/\/test.eenewseurope.com\/wp-content\/uploads\/2023\/05\/MIPS_proFPGA_2.jpg","type":"image\/jpeg"}],"author":"Nick Flaherty","twitter_card":"summary_large_image","twitter_misc":{"Written by":"NicolasR","Est. reading time":"3 minutes"},"schema":{"@context":"https:\/\/schema.org","@graph":[{"@type":"Article","@id":"https:\/\/test.eenewseurope.com\/fr\/mips-fait-appel-a-siemens-fpga-pour-le-deploiement-du-processeur-risc-v\/#article","isPartOf":{"@id":"https:\/\/test.eenewseurope.com\/fr\/mips-fait-appel-a-siemens-fpga-pour-le-deploiement-du-processeur-risc-v\/"},"author":{"name":"NicolasR","@id":"https:\/\/www.eenewseurope.com\/fr\/#\/schema\/person\/78961bf5e4a331d3b8b2d58fdfef976c"},"headline":"MIPS fait appel \u00e0 Siemens FPGA pour le d\u00e9ploiement du processeur RISC-V","datePublished":"2023-05-30T15:36:59+00:00","dateModified":"2023-06-01T11:42:30+00:00","mainEntityOfPage":{"@id":"https:\/\/test.eenewseurope.com\/fr\/mips-fait-appel-a-siemens-fpga-pour-le-deploiement-du-processeur-risc-v\/"},"wordCount":541,"publisher":{"@id":"https:\/\/www.eenewseurope.com\/fr\/#organization"},"keywords":["FPGA","MIPS","RISC-V","RISC-V","Siemens EDA"],"articleSection":["Technologies"],"inLanguage":"fr-FR"},{"@type":"WebPage","@id":"https:\/\/test.eenewseurope.com\/fr\/mips-fait-appel-a-siemens-fpga-pour-le-deploiement-du-processeur-risc-v\/","url":"https:\/\/test.eenewseurope.com\/fr\/mips-fait-appel-a-siemens-fpga-pour-le-deploiement-du-processeur-risc-v\/","name":"MIPS fait appel \u00e0 Siemens FPGA pour le d\u00e9ploiement du processeur RISC-V -","isPartOf":{"@id":"https:\/\/www.eenewseurope.com\/fr\/#website"},"datePublished":"2023-05-30T15:36:59+00:00","dateModified":"2023-06-01T11:42:30+00:00","description":"MIPS utilise la plate-forme Veloce proFPGA de Siemens pour acc\u00e9l\u00e9rer le d\u00e9veloppement de logiciels pour son multiprocesseur RISC-V eVocore P8700.","breadcrumb":{"@id":"https:\/\/test.eenewseurope.com\/fr\/mips-fait-appel-a-siemens-fpga-pour-le-deploiement-du-processeur-risc-v\/#breadcrumb"},"inLanguage":"fr-FR","potentialAction":[{"@type":"ReadAction","target":["https:\/\/test.eenewseurope.com\/fr\/mips-fait-appel-a-siemens-fpga-pour-le-deploiement-du-processeur-risc-v\/"]}]},{"@type":"BreadcrumbList","@id":"https:\/\/test.eenewseurope.com\/fr\/mips-fait-appel-a-siemens-fpga-pour-le-deploiement-du-processeur-risc-v\/#breadcrumb","itemListElement":[{"@type":"ListItem","position":1,"name":"Home","item":"https:\/\/test.eenewseurope.com\/fr\/"},{"@type":"ListItem","position":2,"name":"MIPS fait appel \u00e0 Siemens FPGA pour le d\u00e9ploiement du processeur RISC-V"}]},{"@type":"WebSite","@id":"https:\/\/www.eenewseurope.com\/fr\/#website","url":"https:\/\/www.eenewseurope.com\/fr\/","name":"EENewsEurope","description":"Just another WordPress site","publisher":{"@id":"https:\/\/www.eenewseurope.com\/fr\/#organization"},"potentialAction":[{"@type":"SearchAction","target":{"@type":"EntryPoint","urlTemplate":"https:\/\/www.eenewseurope.com\/fr\/?s={search_term_string}"},"query-input":"required name=search_term_string"}],"inLanguage":"fr-FR"},{"@type":"Organization","@id":"https:\/\/www.eenewseurope.com\/fr\/#organization","name":"EENewsEurope","url":"https:\/\/www.eenewseurope.com\/fr\/","logo":{"@type":"ImageObject","inLanguage":"fr-FR","@id":"https:\/\/www.eenewseurope.com\/fr\/#\/schema\/logo\/image\/","url":"https:\/\/www.ecinews.fr\/wp-content\/uploads\/2022\/02\/logo-1.jpg","contentUrl":"https:\/\/www.ecinews.fr\/wp-content\/uploads\/2022\/02\/logo-1.jpg","width":283,"height":113,"caption":"EENewsEurope"},"image":{"@id":"https:\/\/www.eenewseurope.com\/fr\/#\/schema\/logo\/image\/"}},{"@type":"Person","@id":"https:\/\/www.eenewseurope.com\/fr\/#\/schema\/person\/78961bf5e4a331d3b8b2d58fdfef976c","name":"NicolasR","image":{"@type":"ImageObject","inLanguage":"fr-FR","@id":"https:\/\/www.eenewseurope.com\/fr\/#\/schema\/person\/image\/1113513d73c6c997fc7ac1ecedfff8d9","url":"https:\/\/secure.gravatar.com\/avatar\/8c46107760468ab8a00c814c26c19ab4?s=96&d=mm&r=g","contentUrl":"https:\/\/secure.gravatar.com\/avatar\/8c46107760468ab8a00c814c26c19ab4?s=96&d=mm&r=g","caption":"NicolasR"}}]}},"authors":[{"term_id":3640,"user_id":0,"is_guest":1,"slug":"nick-flaherty","display_name":"Nick Flaherty","avatar_url":"https:\/\/secure.gravatar.com\/avatar\/?s=96&d=mm&r=g","0":null,"1":"","2":"","3":"","4":"","5":"","6":"","7":"","8":""}],"_links":{"self":[{"href":"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/posts\/423254"}],"collection":[{"href":"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/users\/2"}],"replies":[{"embeddable":true,"href":"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/comments?post=423254"}],"version-history":[{"count":0,"href":"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/posts\/423254\/revisions"}],"wp:featuredmedia":[{"embeddable":true,"href":"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/media\/423175"}],"wp:attachment":[{"href":"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/media?parent=423254"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/categories?post=423254"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/tags?post=423254"},{"taxonomy":"domains","embeddable":true,"href":"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/domains?post=423254"},{"taxonomy":"author","embeddable":true,"href":"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/ppma_author?post=423254"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}