{"id":40174,"date":"2020-11-17T14:00:32","date_gmt":"2020-11-17T14:00:32","guid":{"rendered":"https:\/\/\/mise-a-jour-de-la-feuille-de-route-pour-le-chip-europeen-epi\/"},"modified":"2020-11-17T14:00:32","modified_gmt":"2020-11-17T14:00:32","slug":"mise-a-jour-de-la-feuille-de-route-pour-le-chip-europeen-epi","status":"publish","type":"post","link":"https:\/\/www.ecinews.fr\/fr\/mise-a-jour-de-la-feuille-de-route-pour-le-chip-europeen-epi\/","title":{"rendered":"Mise \u00e0 jour de la feuille de route pour le chip europ\u00e9en EPI"},"content":{"rendered":"


\n window.dataLayer = window.dataLayer || [];
\n function gtag(){dataLayer.push(arguments);}
\n gtag(‘js’, new Date()); gtag(‘config’, ‘UA-160857065-1’);<\/p>\n

L’EPI (initiative europ\u00e9enne des processeurs) vise \u00e0 disposer d’une puce ARM et RISC-V combin\u00e9e pour le calcul haute performance (HPC) en 2022, un an plus tard que pr\u00e9vu initialement.<\/span><\/p>\n

L’EPI compte 27 partenaires de 10 pays europ\u00e9ens dans le but d’aider l’UE \u00e0 atteindre son ind\u00e9pendance dans les technologies HPC et affirme qu’il est rest\u00e9 sur la bonne voie malgr\u00e9 l’annulation de son premier forum europ\u00e9en sur l’EPI.<\/span><\/p>\n

Les partenaires du projet ont finalis\u00e9 la premi\u00e8re version de son architecture d’acc\u00e9l\u00e9rateur RISC-V, nomm\u00e9e EPAC, et des puces de test devraient \u00eatre disponibles l’ann\u00e9e prochaine vers la fin de la p\u00e9roide de trois ans du projet. La puce de test EPAC en silicium, nom de code Titan, sera compl\u00e9t\u00e9e par une plate-forme de test PCIe EPAC permettant le test et les am\u00e9liorations de l’architecture pour les r\u00e9visions futures et la construction de syst\u00e8mes prototypes.<\/span><\/p>\n

EUROPEAN PROCESSOR INITIATIVE ROADMAP UPDATE<\/a><\/p>\n

Le projet vise \u00e0 produire un composant multic\u0153ur, nomm\u00e9 Rhea, en utilisant \u00e0 la fois les c\u0153urs ARM Zeus et RISC-V sur le processus 6 nm de TSMC d’ici 2022, bien que la chronologie d’origine pr\u00e9voyait cela pour 2021. Un composant de deuxi\u00e8me g\u00e9n\u00e9ration nomm\u00e9 Cronos combinera l’ Acc\u00e9l\u00e9rateur EPAC avec le c\u0153ur de centre de donn\u00e9es hautes performances ARM Neoverse V1. Ce sera le moteur principal de la construction d’un supercalculateur europ\u00e9en exascale en 2023.<\/span><\/p>\n

Sipearl<\/a>, le pionnier du RISC-V a \u00e9t\u00e9 un acteur cl\u00e9: SiPearl a sign\u00e9 un accord de licence avec Arm<\/a> et a ouvert une succursale en Allemagne. Le concurrent SiFive travaille \u00e9galement avec le Supercomputer Center de Barcelone, un partenaire EPI, sur la technologie RSIC-V pour un supercalculateur exascale.<\/span>
\nCraig Prunty, vice-pr\u00e9sident marketing et d\u00e9veloppement de SiPearl<\/a><\/p>\n

\u00ab\u00a0SiFive<\/a> est tr\u00e8s int\u00e9ress\u00e9 par l’informatique exascale et nous travaillons avec le BCS Barcelona en utilisant un cadre de simulation pour un mod\u00e8le de syst\u00e8me complet et en ajoutant \u00e0 la norme RISC-V un processeur vectoriel afin de rendre le traitement d’exascale encore plus puissant\u00a0\u00bb, a d\u00e9clar\u00e9 Nasr Ullah, directeur principal de l’archiecture haute performance \u00e0 SiFive<\/span><\/p>\n

Le projet EPI dispose d\u00e9j\u00e0 d’un compilateur prenant en charge les vecteurs intrins\u00e8ques RISC-V et la parall\u00e9lisation automatique des codes C \/ C ++ et \u00e9value le code g\u00e9n\u00e9r\u00e9 sur des plates-formes d’\u00e9mulation qui fournissent des informations d\u00e9taill\u00e9es pour la co-conception holistique des applications, du compilateur et de l’architecture. D’autres v\u00e9hicules de d\u00e9veloppement logiciel (SDV) adaptent le syst\u00e8me d’exploitation \u00e0 l’architecture H\u00e9t\u00e9rog\u00e8ne ARM + RISC-V.<\/span><\/p>\n

La puce ne concerne pas uniquement le supercalculateur exascale. Le projet d\u00e9veloppe \u00e9galement une preuve de concept pour l’industrie automobile avec l’ambition de d\u00e9montrer comment l’IP du European Processor Initiative permettra la future fonctionnalit\u00e9 ADAS, ouvrant la voie \u00e0 l’exploitation de l’acc\u00e9l\u00e9rateur EPAC avec la plate-forme RISC-V, le MPPA de Kalray et l’IP  eFPGA Menta comme acc\u00e9l\u00e9rateurs.<\/span><\/p>\n

Lire aussi:<\/strong><\/p>\n

Craig Prunty, vice-pr\u00e9sident marketing et d\u00e9veloppement de SiPearl<\/a><\/p>\n

SiPearl signe un contrat de licence majeur avec Arm<\/a><\/p>\n

www.european-processor-initiative.eu\/<\/a><\/p>\n

Related articles <\/strong><\/p>\n