{"id":397413,"date":"2022-10-04T19:09:58","date_gmt":"2022-10-04T17:09:58","guid":{"rendered":"https:\/\/www.ecinews.fr\/?p=397413"},"modified":"2022-10-04T19:09:58","modified_gmt":"2022-10-04T17:09:58","slug":"linfrastructure-time-machine-devrait-reduire-de-10-fois-les-temps-de-production-de-semiconducteurs","status":"publish","type":"post","link":"https:\/\/www.ecinews.fr\/fr\/linfrastructure-time-machine-devrait-reduire-de-10-fois-les-temps-de-production-de-semiconducteurs\/","title":{"rendered":"L\u2019Infrastructure Time Machine devrait r\u00e9duire de 10 fois les temps de production de semiconducteurs"},"content":{"rendered":"<p><a href=\"https:\/\/www.searchforthenext.com\/\">Search for the Next (SFN)<\/a>, l\u2019inventeur de la combinaison compos\u00e9e du process de wafer <a href=\"https:\/\/www.wafertrain.com\/\">Bizen<\/a>, du transistor Zpolar et de la logique de tunnel Zpolar (ZTL), propose d\u00e9sormais une famille de quatre ITM (Infrastructure Time Machine) &#8211; qui peuvent \u00eatre consid\u00e9r\u00e9s comme des n\u0153uds de process &#8211; qui permettent aux concepteurs de puces de produire des circuits int\u00e9gr\u00e9s dans des usines de fabrication de g\u00e9om\u00e9trie plus anciennes de 180 nm par exemple et m\u00eame d&rsquo;un micron avec des performances \u00e9quivalentes aux composants CMOS fabriqu\u00e9s dans les usines de pointe actuelles.<\/p>\n<p>Par exemple, une usine \u00e9quip\u00e9e de steppers photo-lithographiques \u00e0 180 nm &#8211; comme Newport Wafer Fab, la plus grande usine de production de semi-conducteurs du Royaume-Uni qui est au centre d&rsquo;une <a href=\"https:\/\/www.bloomberg.com\/news\/articles\/2022-09-02\/uk-edges-closer-to-blocking-chinese-takeover-of-chip-plant\">guerre politique et commerciale<\/a> concernant son projet de vente \u00e0 des propri\u00e9taires \u00e9trangers &#8211; pourrait d\u00e9sormais produire des composants ZTL avec les performances (taille, vitesse et performances) \u00e9quivalentes \u00e0 du CMOS 35nm en mettant en \u0153uvre ITM35&#8230; et \u00e0 un co\u00fbt extr\u00eamement r\u00e9duit.<\/p>\n<p>David Summerland, PDG de SFN, explique : \u00ab\u00a0Jusqu&rsquo;\u00e0 Bizen, le transistor Zpolar et la logique ZTL, les puces hautes performances pour des applications telles que la 5G et RISC-V ne pouvaient \u00eatre produites que dans des installations telles que celles du g\u00e9ant ta\u00efwanais TSMC, qui contr\u00f4le la plupart de la production mondiale de semi-conducteurs hautes performances. D\u00e9sormais, les fabs britanniques et occidentales peuvent redevenir comp\u00e9titives et m\u00eame d\u00e9passer les g\u00e9ants ta\u00efwanais et cor\u00e9ens, tout en garantissant les meilleurs int\u00e9r\u00eats nationaux.<\/p>\n<p>SFN lance quatre ITM : ITM180 qui peut fournir des puces ZTL avec les performances d&rsquo;un CMOS 180 nm en utilisant un \u00e9quipement d&rsquo;un micron ; ITM35 qui permet de fabriquer des circuits int\u00e9gr\u00e9s \u00e9quivalents CMOS 35 nm dans des fabs de n\u0153uds de process 180 nm\u00a0; ITM5, qui permet des performances CMOS de 5 nm \u00e0 partir de steppers de 28 nm, et ITMSubnm, ce qui signifie que les usines de fabrication de pointe actuelles de 3 nm seront en mesure de fournir d&rsquo;incroyables capacit\u00e9s de niveau Angstrom inf\u00e9rieur au nm. VHDL est int\u00e9gr\u00e9 dans l&rsquo;ITM choisi, qui fournit \u00e0 la fois le POR (Process Of Reference) et le GDSii pour transf\u00e9rrer le CI r\u00e9sultant aux fabs. L&rsquo;infographie montre ce processus.<\/p>\n<p>&nbsp;<\/p>\n<p><strong>Infographie : L&rsquo;infrastructure <\/strong><strong>Time Machine (ITM)<\/strong><strong> Bizen<\/strong><\/p>\n<p>Sur l&rsquo;axe de gauche, nous voyons des n\u0153uds de fabrication CMOS remontant dans le temps \u00e0 partir de l&rsquo;\u00e9tat de l&rsquo;art actuel en 3 nm. Chaque rang\u00e9e repr\u00e9sente environ une d\u00e9cennie. L&rsquo;axe de droite montre le n\u0153ud CMOS qui serait n\u00e9cessaire pour obtenir les performances que la combinaison compos\u00e9e du transistor Zpolar Bizen wafer process et de la Zpolar Tunnel Logic (ZTL) peut offrir. Le nombre croissant de c\u00f4nes montre comment les march\u00e9s se sont \u00e9largis chaque d\u00e9cennie, passant des seules applications informatiques d&rsquo;il y a 60 ans \u00e0 aujourd&rsquo;hui, o\u00f9 la micropuce est omnipr\u00e9sente et est utilis\u00e9e dans tout, de l&rsquo;IdO, aux v\u00e9hicules \u00e9lectriques, dans les communications et les biens de consommation \u00e0 la d\u00e9fense et autres. installations strat\u00e9giques et sensibles au niveau national. Les fonderies peuvent utiliser les n\u0153uds de processus ITM pour produire avec un n\u0153ud de traitement \u00e9quivalent CMOS plus ancien afin de produire des puces bas\u00e9es sur ZTL qui offrent des augmentations de performances d&rsquo;un ordre de grandeur par rapport \u00e0 leurs \u00e9quivalents CMOS d\u00e9sormais obsol\u00e8tes. Le VHDL est int\u00e9gr\u00e9 \u00e0 l&rsquo;ITM s\u00e9lectionn\u00e9 (en fonction des exigences de performances) par les concepteurs de puces. L&rsquo;ITM, qui contient les biblioth\u00e8ques de composants enti\u00e8rement caract\u00e9ris\u00e9es (LIB) et le kit de d\u00e9veloppement de processus (PDK), fournit \u00e0 la fois le processus de r\u00e9f\u00e9rence (POR) et les informations GDSii aux fonderies pour fabriquer la puce ZTL.<\/p>\n<p>Bizen applique la m\u00e9canique quantique \u00e0 toute technologie de process de wafers. Les puces Bizen ZTL demandent beaucoup moins de couches de process, ce qui permet de fabriquer des composants complexes dans des fabs utilisant une g\u00e9om\u00e9trie plus large \u00e0 travers le monde. Summerland explique: \u00ab Une fab 180 nm utilisant ITM35 pour fournir des puces ZTL avec des performances \u00e9quivalentes \u00e0 un CMOS 35 nm aura dix fois moins d&rsquo;\u00e9tapes de process qu&rsquo;un process CMOS 35 nm classique, ce qui entra\u00eenera une r\u00e9duction de 10 fois du temps de production. Cela se traduit par une multiplication par 40 \u00e0 50 du b\u00e9n\u00e9fice net de la fab convertie \u00e0 Bizen. En m\u00eame temps, cela contribue massivement \u00e0 r\u00e9soudre les p\u00e9nuries de semi-conducteurs. \u00bb<\/p>\n<p>Bien qu&rsquo;il s&rsquo;agisse d&rsquo;une nouvelle technologie, le processus Bizen peut fonctionner sur des technologies de process de silicium standard en utilisant un \u00e9quipement de traitement CMOS standard. Bizen est en d\u00e9veloppement dans une fab britannique depuis quatre ans, et SFN a produit des wafers de test \u00abgold standard\u00bb, qui ont \u00e9t\u00e9 caract\u00e9ris\u00e9es. Les donn\u00e9es de caract\u00e9risation extraites ont \u00e9t\u00e9 plac\u00e9es dans un livre de donn\u00e9es JMP et utilis\u00e9es pour produire des mod\u00e8les SPICE qui s&rsquo;ex\u00e9cutent dans l&rsquo;environnement de conception Cadence et correspondent aux r\u00e9sultats de flux du process de wafers de Synopsis.<\/p>\n<p>Summerland conclut : \u00ab Nous savons bien que des d\u00e9veloppements de la technologie CMOS s&rsquo;\u00e9tendent jusqu&rsquo;en 2036 au moins avec des g\u00e9om\u00e9tries de puces allant jusqu&rsquo;\u00e0 deux angstr\u00f6ms. Mais il est important de comprendre que CMOS c\u2019est de la logique, et MOS un transistor. M\u00eame les CFETS sont un empilement de nMOS et pMOS. Bizen\/ZTL est un \u00e9norme pas en avant et rendra superflues d&rsquo;autres approches complexes. Les transistors Zpolar s&rsquo;\u00e9loignent de la d\u00e9pendance \u00e0 la structure unipolaire du CMOS, pour tirer parti d&rsquo;une entr\u00e9e \u00e0 d\u00e9clenchement capillaire inh\u00e9rente et d&rsquo;une taille verticale minimis\u00e9e. Nous pensons que \u00ab\u00a0Time Machine\u00a0\u00bb est la meilleure description de la combinaison compos\u00e9e du process de wafers Bizen, du transistor Zpolar et de la logique de tunnel Zpolar (ZTL)\u00a0: en utilisant cette technologie, les concepteurs de circuits int\u00e9gr\u00e9s peuvent remonter 10 ans dans les capacit\u00e9s de fabrication, puis avancer de 10 ans &#8211; ou plus &#8211; en termes de performances, avec les composants ZTL qu&rsquo;ils cr\u00e9ent. \u00c9tant donn\u00e9 que les circuits int\u00e9gr\u00e9s sont tellement plus simples \u00e0 produire et\/ou que davantage de puces peuvent \u00eatre fabriqu\u00e9es par wafer, nous r\u00e9solvons \u00e9galement la crise de la p\u00e9nurie de semi-conducteurs et, en m\u00eame temps, \u00e9liminons notre d\u00e9pendance vis-\u00e0-vis des puissances \u00e9trang\u00e8res et de leurs routes. L\u00e0 o\u00f9 nous allons, nous n&rsquo;avons pas besoin de routes.<\/p>\n<p>Bizen est prot\u00e9g\u00e9 par brevet et est d\u00e9velopp\u00e9 au Royaume-Uni par Search For The Next (SFN).<br \/>\nPour plus de d\u00e9tails sur Bizen, ZTL et SFN, veuillez visiter<\/p>\n<p><a href=\"https:\/\/www.wafertrain.com\/blog\">https:\/\/www.wafertrain.com\/blog<\/a><\/p>\n<p><a href=\"https:\/\/www.wafertrain.com\/discussions\">https:\/\/www.wafertrain.com\/discussions<\/a><\/p>\n<p>&nbsp;<\/p>\n<p>&nbsp;<\/p>\n<p><strong>\u00c0 propos<\/strong><strong> de SFN<\/strong><\/p>\n<p>Fond\u00e9e en 2017 et bas\u00e9e \u00e0 Nottingham \u00e0 l&rsquo;Ingenuity Building, University of Nottingham Business Park, Search for the Next (SFN), a d\u00e9velopp\u00e9 la combinaison compos\u00e9e du process de wafer Bizen, du transistor Zpolar et de la logique de tunnel Zpolar (ZTL) pour permettre \u00e0 une fab de r\u00e9duire les temps de production de 10 fois et d\u2019augmenter le b\u00e9n\u00e9fice net d\u2019environ 40 \u00e0 50 fois. Le process a fait ses preuves en fonderie et suit des ann\u00e9es de tests, de caract\u00e9risation et de journalisation. SFN appelle cela l&rsquo;Infrastructure Time Machine (ITM).<\/p>\n<p>La technologie est prot\u00e9g\u00e9e par brevet et d\u00e9velopp\u00e9e en utilisant des fabs de production compl\u00e8tes, toutes financ\u00e9es par SFN, qui est soutenue par une base diversifi\u00e9e d&rsquo;investisseurs priv\u00e9s qui ont d\u00e9j\u00e0 pu \u00e9changer leurs actions hors march\u00e9 \u00e0 une valorisation de 100 millions de dollars.<\/p>\n<p><a title=\"www.wafertrain.com\" href=\"http:\/\/www.wafertrain.com\">www.wafertrain.com<\/a><\/p>\n<p>&nbsp;<\/p>\n<p>&nbsp;<\/p>\n","protected":false},"excerpt":{"rendered":"<p>Search for the Next (SFN), l\u2019inventeur de la combinaison compos\u00e9e du process de wafer Bizen, du transistor Zpolar et de la logique de tunnel Zpolar (ZTL), propose d\u00e9sormais une famille de quatre ITM (Infrastructure Time Machine) &#8211; qui peuvent \u00eatre consid\u00e9r\u00e9s comme des n\u0153uds de process &#8211; qui permettent aux concepteurs de puces de produire [&hellip;]<\/p>\n","protected":false},"author":36,"featured_media":397414,"comment_status":"closed","ping_status":"closed","sticky":false,"template":"","format":"standard","meta":{"_acf_changed":false,"footnotes":""},"categories":[886],"tags":[913],"domains":[47],"ppma_author":[1154],"class_list":["post-397413","post","type-post","status-publish","format-standard","has-post-thumbnail","hentry","category-news-fr","tag-materials-processes-fr","domains-electronique-eci"],"acf":[],"yoast_head":"<title>L\u2019Infrastructure Time Machine devrait r\u00e9duire de 10 fois les...<\/title>\n<meta name=\"description\" content=\"Search for the Next (SFN), l\u2019inventeur de la combinaison compos\u00e9e du process de wafer Bizen, du transistor Zpolar et de la logique de tunnel Zpolar (ZTL),...\" \/>\n<meta name=\"robots\" content=\"index, follow, max-snippet:-1, max-image-preview:large, max-video-preview:-1\" \/>\n<link rel=\"canonical\" href=\"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/posts\/397413\/\" \/>\n<meta property=\"og:locale\" content=\"fr_FR\" \/>\n<meta property=\"og:type\" content=\"article\" \/>\n<meta property=\"og:title\" content=\"L\u2019Infrastructure Time Machine devrait r\u00e9duire de 10 fois les temps de production de semiconducteurs\" \/>\n<meta property=\"og:description\" content=\"Search for the Next (SFN), l\u2019inventeur de la combinaison compos\u00e9e du process de wafer Bizen, du transistor Zpolar et de la logique de tunnel Zpolar (ZTL), propose d\u00e9sormais une famille de quatre ITM (Infrastructure Time Machine) &#8211; qui peuvent \u00eatre consid\u00e9r\u00e9s comme des n\u0153uds de process &#8211; qui permettent aux concepteurs de puces de produire [&hellip;]\" \/>\n<meta property=\"og:url\" content=\"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/posts\/397413\/\" \/>\n<meta property=\"og:site_name\" content=\"EENewsEurope\" \/>\n<meta property=\"article:published_time\" content=\"2022-10-04T17:09:58+00:00\" \/>\n<meta property=\"og:image\" content=\"https:\/\/www.eenewseurope.com\/wp-content\/uploads\/2022\/10\/ECI1458_SFN.jpg\" \/>\n\t<meta property=\"og:image:width\" content=\"601\" \/>\n\t<meta property=\"og:image:height\" content=\"481\" \/>\n\t<meta property=\"og:image:type\" content=\"image\/jpeg\" \/>\n<meta name=\"author\" content=\"Alain Dieul\" \/>\n<meta name=\"twitter:card\" content=\"summary_large_image\" \/>\n<meta name=\"twitter:label1\" content=\"Written by\" \/>\n\t<meta name=\"twitter:data1\" content=\"Alain Dieul\" \/>\n\t<meta name=\"twitter:label2\" content=\"Est. reading time\" \/>\n\t<meta name=\"twitter:data2\" content=\"6 minutes\" \/>\n<script type=\"application\/ld+json\" class=\"yoast-schema-graph\">{\"@context\":\"https:\/\/schema.org\",\"@graph\":[{\"@type\":\"Article\",\"@id\":\"https:\/\/www.eenewseurope.com\/fr\/linfrastructure-time-machine-devrait-reduire-de-10-fois-les-temps-de-production-de-semiconducteurs\/#article\",\"isPartOf\":{\"@id\":\"https:\/\/www.eenewseurope.com\/fr\/linfrastructure-time-machine-devrait-reduire-de-10-fois-les-temps-de-production-de-semiconducteurs\/\"},\"author\":{\"name\":\"Alain Dieul\",\"@id\":\"https:\/\/www.eenewseurope.com\/en\/#\/schema\/person\/e4387676ad67ce722325c7832f3c3762\"},\"headline\":\"L\u2019Infrastructure Time Machine devrait r\u00e9duire de 10 fois les temps de production de semiconducteurs\",\"datePublished\":\"2022-10-04T17:09:58+00:00\",\"dateModified\":\"2022-10-04T17:09:58+00:00\",\"mainEntityOfPage\":{\"@id\":\"https:\/\/www.eenewseurope.com\/fr\/linfrastructure-time-machine-devrait-reduire-de-10-fois-les-temps-de-production-de-semiconducteurs\/\"},\"wordCount\":1347,\"publisher\":{\"@id\":\"https:\/\/www.eenewseurope.com\/en\/#organization\"},\"keywords\":[\"Materials &amp; processes\"],\"articleSection\":[\"Actualit\u00e9 g\u00e9n\u00e9rale\"],\"inLanguage\":\"fr-FR\"},{\"@type\":\"WebPage\",\"@id\":\"https:\/\/www.eenewseurope.com\/fr\/linfrastructure-time-machine-devrait-reduire-de-10-fois-les-temps-de-production-de-semiconducteurs\/\",\"url\":\"https:\/\/www.eenewseurope.com\/fr\/linfrastructure-time-machine-devrait-reduire-de-10-fois-les-temps-de-production-de-semiconducteurs\/\",\"name\":\"L\u2019Infrastructure Time Machine devrait r\u00e9duire de 10 fois les temps de production de semiconducteurs -\",\"isPartOf\":{\"@id\":\"https:\/\/www.eenewseurope.com\/en\/#website\"},\"datePublished\":\"2022-10-04T17:09:58+00:00\",\"dateModified\":\"2022-10-04T17:09:58+00:00\",\"breadcrumb\":{\"@id\":\"https:\/\/www.eenewseurope.com\/fr\/linfrastructure-time-machine-devrait-reduire-de-10-fois-les-temps-de-production-de-semiconducteurs\/#breadcrumb\"},\"inLanguage\":\"fr-FR\",\"potentialAction\":[{\"@type\":\"ReadAction\",\"target\":[\"https:\/\/www.eenewseurope.com\/fr\/linfrastructure-time-machine-devrait-reduire-de-10-fois-les-temps-de-production-de-semiconducteurs\/\"]}]},{\"@type\":\"BreadcrumbList\",\"@id\":\"https:\/\/www.eenewseurope.com\/fr\/linfrastructure-time-machine-devrait-reduire-de-10-fois-les-temps-de-production-de-semiconducteurs\/#breadcrumb\",\"itemListElement\":[{\"@type\":\"ListItem\",\"position\":1,\"name\":\"Home\",\"item\":\"https:\/\/www.ecinews.fr\/fr\/\"},{\"@type\":\"ListItem\",\"position\":2,\"name\":\"L\u2019Infrastructure Time Machine devrait r\u00e9duire de 10 fois les temps de production de semiconducteurs\"}]},{\"@type\":\"WebSite\",\"@id\":\"https:\/\/www.eenewseurope.com\/en\/#website\",\"url\":\"https:\/\/www.eenewseurope.com\/en\/\",\"name\":\"EENewsEurope\",\"description\":\"Just another WordPress site\",\"publisher\":{\"@id\":\"https:\/\/www.eenewseurope.com\/en\/#organization\"},\"potentialAction\":[{\"@type\":\"SearchAction\",\"target\":{\"@type\":\"EntryPoint\",\"urlTemplate\":\"https:\/\/www.eenewseurope.com\/en\/?s={search_term_string}\"},\"query-input\":\"required name=search_term_string\"}],\"inLanguage\":\"fr-FR\"},{\"@type\":\"Organization\",\"@id\":\"https:\/\/www.eenewseurope.com\/en\/#organization\",\"name\":\"EENewsEurope\",\"url\":\"https:\/\/www.eenewseurope.com\/en\/\",\"logo\":{\"@type\":\"ImageObject\",\"inLanguage\":\"fr-FR\",\"@id\":\"https:\/\/www.eenewseurope.com\/en\/#\/schema\/logo\/image\/\",\"url\":\"https:\/\/www.ecinews.fr\/wp-content\/uploads\/2022\/02\/logo-1.jpg\",\"contentUrl\":\"https:\/\/www.ecinews.fr\/wp-content\/uploads\/2022\/02\/logo-1.jpg\",\"width\":283,\"height\":113,\"caption\":\"EENewsEurope\"},\"image\":{\"@id\":\"https:\/\/www.eenewseurope.com\/en\/#\/schema\/logo\/image\/\"}},{\"@type\":\"Person\",\"@id\":\"https:\/\/www.eenewseurope.com\/en\/#\/schema\/person\/e4387676ad67ce722325c7832f3c3762\",\"name\":\"Alain Dieul\",\"image\":{\"@type\":\"ImageObject\",\"inLanguage\":\"fr-FR\",\"@id\":\"https:\/\/www.eenewseurope.com\/en\/#\/schema\/person\/image\/736120675699dbbf0f0f282b9a9cfb75\",\"url\":\"https:\/\/secure.gravatar.com\/avatar\/bc93b056d07515be5b8eecd4acf49c5c?s=96&d=mm&r=g\",\"contentUrl\":\"https:\/\/secure.gravatar.com\/avatar\/bc93b056d07515be5b8eecd4acf49c5c?s=96&d=mm&r=g\",\"caption\":\"Alain Dieul\"},\"sameAs\":[\"http:\/\/ECINews\"]}]}<\/script>","yoast_head_json":{"title":"L\u2019Infrastructure Time Machine devrait r\u00e9duire de 10 fois les...","description":"Search for the Next (SFN), l\u2019inventeur de la combinaison compos\u00e9e du process de wafer Bizen, du transistor Zpolar et de la logique de tunnel Zpolar (ZTL),...","robots":{"index":"index","follow":"follow","max-snippet":"max-snippet:-1","max-image-preview":"max-image-preview:large","max-video-preview":"max-video-preview:-1"},"canonical":"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/posts\/397413\/","og_locale":"fr_FR","og_type":"article","og_title":"L\u2019Infrastructure Time Machine devrait r\u00e9duire de 10 fois les temps de production de semiconducteurs","og_description":"Search for the Next (SFN), l\u2019inventeur de la combinaison compos\u00e9e du process de wafer Bizen, du transistor Zpolar et de la logique de tunnel Zpolar (ZTL), propose d\u00e9sormais une famille de quatre ITM (Infrastructure Time Machine) &#8211; qui peuvent \u00eatre consid\u00e9r\u00e9s comme des n\u0153uds de process &#8211; qui permettent aux concepteurs de puces de produire [&hellip;]","og_url":"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/posts\/397413\/","og_site_name":"EENewsEurope","article_published_time":"2022-10-04T17:09:58+00:00","og_image":[{"width":601,"height":481,"url":"https:\/\/www.eenewseurope.com\/wp-content\/uploads\/2022\/10\/ECI1458_SFN.jpg","type":"image\/jpeg"}],"author":"Alain Dieul","twitter_card":"summary_large_image","twitter_misc":{"Written by":"Alain Dieul","Est. reading time":"6 minutes"},"schema":{"@context":"https:\/\/schema.org","@graph":[{"@type":"Article","@id":"https:\/\/www.eenewseurope.com\/fr\/linfrastructure-time-machine-devrait-reduire-de-10-fois-les-temps-de-production-de-semiconducteurs\/#article","isPartOf":{"@id":"https:\/\/www.eenewseurope.com\/fr\/linfrastructure-time-machine-devrait-reduire-de-10-fois-les-temps-de-production-de-semiconducteurs\/"},"author":{"name":"Alain Dieul","@id":"https:\/\/www.eenewseurope.com\/en\/#\/schema\/person\/e4387676ad67ce722325c7832f3c3762"},"headline":"L\u2019Infrastructure Time Machine devrait r\u00e9duire de 10 fois les temps de production de semiconducteurs","datePublished":"2022-10-04T17:09:58+00:00","dateModified":"2022-10-04T17:09:58+00:00","mainEntityOfPage":{"@id":"https:\/\/www.eenewseurope.com\/fr\/linfrastructure-time-machine-devrait-reduire-de-10-fois-les-temps-de-production-de-semiconducteurs\/"},"wordCount":1347,"publisher":{"@id":"https:\/\/www.eenewseurope.com\/en\/#organization"},"keywords":["Materials &amp; processes"],"articleSection":["Actualit\u00e9 g\u00e9n\u00e9rale"],"inLanguage":"fr-FR"},{"@type":"WebPage","@id":"https:\/\/www.eenewseurope.com\/fr\/linfrastructure-time-machine-devrait-reduire-de-10-fois-les-temps-de-production-de-semiconducteurs\/","url":"https:\/\/www.eenewseurope.com\/fr\/linfrastructure-time-machine-devrait-reduire-de-10-fois-les-temps-de-production-de-semiconducteurs\/","name":"L\u2019Infrastructure Time Machine devrait r\u00e9duire de 10 fois les temps de production de semiconducteurs -","isPartOf":{"@id":"https:\/\/www.eenewseurope.com\/en\/#website"},"datePublished":"2022-10-04T17:09:58+00:00","dateModified":"2022-10-04T17:09:58+00:00","breadcrumb":{"@id":"https:\/\/www.eenewseurope.com\/fr\/linfrastructure-time-machine-devrait-reduire-de-10-fois-les-temps-de-production-de-semiconducteurs\/#breadcrumb"},"inLanguage":"fr-FR","potentialAction":[{"@type":"ReadAction","target":["https:\/\/www.eenewseurope.com\/fr\/linfrastructure-time-machine-devrait-reduire-de-10-fois-les-temps-de-production-de-semiconducteurs\/"]}]},{"@type":"BreadcrumbList","@id":"https:\/\/www.eenewseurope.com\/fr\/linfrastructure-time-machine-devrait-reduire-de-10-fois-les-temps-de-production-de-semiconducteurs\/#breadcrumb","itemListElement":[{"@type":"ListItem","position":1,"name":"Home","item":"https:\/\/www.ecinews.fr\/fr\/"},{"@type":"ListItem","position":2,"name":"L\u2019Infrastructure Time Machine devrait r\u00e9duire de 10 fois les temps de production de semiconducteurs"}]},{"@type":"WebSite","@id":"https:\/\/www.eenewseurope.com\/en\/#website","url":"https:\/\/www.eenewseurope.com\/en\/","name":"EENewsEurope","description":"Just another WordPress site","publisher":{"@id":"https:\/\/www.eenewseurope.com\/en\/#organization"},"potentialAction":[{"@type":"SearchAction","target":{"@type":"EntryPoint","urlTemplate":"https:\/\/www.eenewseurope.com\/en\/?s={search_term_string}"},"query-input":"required name=search_term_string"}],"inLanguage":"fr-FR"},{"@type":"Organization","@id":"https:\/\/www.eenewseurope.com\/en\/#organization","name":"EENewsEurope","url":"https:\/\/www.eenewseurope.com\/en\/","logo":{"@type":"ImageObject","inLanguage":"fr-FR","@id":"https:\/\/www.eenewseurope.com\/en\/#\/schema\/logo\/image\/","url":"https:\/\/www.ecinews.fr\/wp-content\/uploads\/2022\/02\/logo-1.jpg","contentUrl":"https:\/\/www.ecinews.fr\/wp-content\/uploads\/2022\/02\/logo-1.jpg","width":283,"height":113,"caption":"EENewsEurope"},"image":{"@id":"https:\/\/www.eenewseurope.com\/en\/#\/schema\/logo\/image\/"}},{"@type":"Person","@id":"https:\/\/www.eenewseurope.com\/en\/#\/schema\/person\/e4387676ad67ce722325c7832f3c3762","name":"Alain Dieul","image":{"@type":"ImageObject","inLanguage":"fr-FR","@id":"https:\/\/www.eenewseurope.com\/en\/#\/schema\/person\/image\/736120675699dbbf0f0f282b9a9cfb75","url":"https:\/\/secure.gravatar.com\/avatar\/bc93b056d07515be5b8eecd4acf49c5c?s=96&d=mm&r=g","contentUrl":"https:\/\/secure.gravatar.com\/avatar\/bc93b056d07515be5b8eecd4acf49c5c?s=96&d=mm&r=g","caption":"Alain Dieul"},"sameAs":["http:\/\/ECINews"]}]}},"authors":[{"term_id":1154,"user_id":36,"is_guest":0,"slug":"alain-dieul","display_name":"Alain Dieul","avatar_url":"https:\/\/secure.gravatar.com\/avatar\/bc93b056d07515be5b8eecd4acf49c5c?s=96&d=mm&r=g","0":null,"1":"","2":"","3":"","4":"","5":"","6":"","7":"","8":""}],"_links":{"self":[{"href":"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/posts\/397413"}],"collection":[{"href":"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/users\/36"}],"replies":[{"embeddable":true,"href":"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/comments?post=397413"}],"version-history":[{"count":0,"href":"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/posts\/397413\/revisions"}],"wp:featuredmedia":[{"embeddable":true,"href":"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/media\/397414"}],"wp:attachment":[{"href":"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/media?parent=397413"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/categories?post=397413"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/tags?post=397413"},{"taxonomy":"domains","embeddable":true,"href":"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/domains?post=397413"},{"taxonomy":"author","embeddable":true,"href":"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/ppma_author?post=397413"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}