{"id":38834,"date":"2020-12-08T15:56:51","date_gmt":"2020-12-08T15:56:51","guid":{"rendered":"https:\/\/\/codasip-lance-3-processeurs-risc%e2%80%91v-multicoeurs-pour-ia-edge\/"},"modified":"2020-12-08T15:56:51","modified_gmt":"2020-12-08T15:56:51","slug":"codasip-lance-3-processeurs-risc%e2%80%91v-multicoeurs-pour-ia-edge","status":"publish","type":"post","link":"https:\/\/www.ecinews.fr\/fr\/codasip-lance-3-processeurs-risc%e2%80%91v-multicoeurs-pour-ia-edge\/","title":{"rendered":"Codasip lance 3 processeurs RISC\u2011V\u00a0multicoeurs pour IA Edge"},"content":{"rendered":"

<\/p>\n

\u00a0 window.dataLayer = window.dataLayer || [];<\/p>\n

\u00a0 function gtag(){dataLayer.push(arguments);}<\/p>\n

\u00a0 gtag(‘js’, new Date());\u00a0 gtag(‘config’, ‘UA-160857065-1’);<\/p>\n

Codasip, le d\u00e9veloppeur allemand de processeurs RISC-V a lanc\u00e9 trois c\u0153urs de processeur d’application RISC-V 64 bits avec une capacit\u00e9 de donn\u00e9es multi-core et SIMD \u00e0 instruction simple et avec une capacit\u00e9 de donn\u00e9es multiples pour des conceptions de syst\u00e8mes plus performantes dans l’IA Edge.<\/span><\/span><\/span><\/p>\n

L’A70XP prend en charge les extensions RISC-V P et les A70X-MP et A70XP-MP permettent la cr\u00e9ation de syst\u00e8mes multiprocesseurs sym\u00e9triques (SMP).<\/span><\/span><\/span><\/p>\n

L’extension RISC-V P se compose de 331 instructions qui peuvent \u00eatre divis\u00e9es en groupes. L’A70XP comprend une unit\u00e9 SIMD qui ex\u00e9cute les instructions d’extension P avec une latence d’un seul cycle. Les instructions multi-cycles sont mises en pipeline pour en permettre l’ex\u00e9cution \u00e0 chaque cycle d’horloge. Les applications pour ce processeur incluent le codage \/ d\u00e9codage audio, la fusion de capteurs, la vision par ordinateur ainsi que les puces IA Edge pour l’apprentissage automatique.<\/span><\/span><\/span><\/p>\n

Les c\u0153urs A70X-MP et A70XP-MP ajoutent des fonctionnalit\u00e9s multic\u0153urs prenant en charge des clusters jusqu’\u00e0 quatre c\u0153urs dans une configuration SMP avec des caches L1 et L2 configurables avec une microarchitecture \u00e9volutive.<\/span><\/span><\/span><\/p>\n

La s\u00e9rie A de processeurs d’applications est bas\u00e9e sur la microarchitecture Bk7 avec unit\u00e9 \u00e0 virgule flottante et instructions Atomic et ils utilisent tous une interface externe AXI. Ils prennent \u00e9galement en charge les modes de privil\u00e8ges Machine, Superviseur et Utilisateur et disposent d’une unit\u00e9 de gestion de la m\u00e9moire pour prendre en charge Linux et peuvent \u00eatre personnalis\u00e9s \u00e0 l’aide de Codasip Studio.<\/span><\/span><\/span><\/p>\n

\u00abNous sommes ravis d’\u00e9tendre notre gamme de processeurs d’application Codasip RISC-V avec des c\u0153urs offrant des performances plus \u00e9lev\u00e9es\u00bb, a d\u00e9clar\u00e9 Karel Masa\u0159\u00edk, PDG de Codasip. \u00abCes nouveaux noyaux sont le fruit du travail combin\u00e9 de notre nouveau centre de design fran\u00e7ais et de notre centre de R&D principal \u00e0 Brno.\u00bb<\/span><\/span><\/span><\/p>\n

Les trois c\u0153urs seront disponibles au premier trimestre 2021. <\/span><\/span><\/span><\/p>\n

Parall\u00e8lement \u00e0 la s\u00e9rie A, Codasip cr\u00e9e deux familles de processeurs pour le domaine embarqu\u00e9 avec une s\u00e9rie L pour une faible consommation bas\u00e9e sur le c\u0153ur Bk3 et la s\u00e9rie H pour des conceptions embarqu\u00e9es haute performance bas\u00e9es sur le Bk5.<\/span><\/span><\/span><\/p>\n

Lira aussi:<\/strong><\/p>\n

Premier processeur IA analogique<\/a><\/p>\n

Codasip ouvre un centre de design en France<\/a><\/p>\n

www.codasip.com<\/a><\/p>\n

 <\/p>\n

Related RISC-V articles<\/strong><\/p>\n