Ainsi, ce composant peut générer les signaux d’horloge à très faible gigue nécessaires à la réalisation d’un rapport signal sur bruit (SNR) optimum quand il contrôle des convertisseurs de données de haute résolution. Le maintien d’un faible niveau de gigue du signal de l’horloge du CAN, par exemple, est crucial lors de la numérisation des fréquences analogiques des signaux RF et FI élevés, ce qui fait de ce circuit la solution appropriée à la distribution d’horloges dans de tels systèmes.
\nLa série comprend quatre versions offrant des combinaisons variées de contrôles de sorties logiques LVPECL et LVDS\/CMOS, ce qui procure de la souplesse pour une connexion optimale à un grand nombre de composants acceptant des signaux logiques différents.
\nAlimenté sur une seule source de 3,3 V et programmé via une interface SPI, ce répartiteur divise indépendamment l’horloge d’entrée par tout nombre entier compris entre 1 et 63 et donne également la possibilité de retarder chacune de ses sorties de 0 à 63 cycles d’horloge d’entrée. Ceci facilite la création d’horloges à variation de phase nécessaires, par exemple, dans le contrôle des convertisseurs A\/N des canaux I et Q des systèmes de télécommunications.
\nEn plus de sa possibilité de fonctionner en distributeur d’horloges indépendant, ce dispositif intègre la méthode de synchronisation EZSync propriétaire. Commandée par une seule impulsion, cette synchronisation aligne les fronts montants de plusieurs sorties, en provenance d’une ou de plusieurs puces, pour produire des relations de phase reproductibles et déterministes entre toutes les sorties du diviseur d’horloge. Le répartiteur peut s’associer avec le LTC6950 en tant que suiveur pour accroître le nombre de sorties à fronts alignés, à bas niveau de gigue, générées par ce dernier.
\nSpécifié sur la gamme de températures de jonction de ‑40 °C à +105 °C, ce composant est présenté en boîtier plastique QFN 36 broches, de 4 x 7 mm.<\/p>\n<\/p>\n