D’une performance de bruit de phase comparable aux solutions discrètes conventionnelles cette horloge monopuce améliore fortement l’empreinte de la solution, le coût de nomenclature, la consommation, la performance et la facilité d’emploi. Exploitant la technologie propriétaire DSPLL de 4ème génération, elle fournit une solution sur mesure aux prochaines familles de têtes radio déportées (RRH) Small Cell et macro Cell.
\nCette technologie à signal mixte et double boucle intègre un seul oscillateur analogique contrôlé en tension de haute performance de 15 GHz dans une architecture de boucles à verrouillage de phase (PLL) numériques, ce qui élimine les filtres de boucle et régulateurs à faible chute de tension (LDO) discrets. Il en résulte une solution idéale combinant synthèse d’horloge à ultra faible gigue de phase et boucles PLL à haute intégration.
\nCette monopuce présente une empreinte sur carte 66% plus petite et une consommation 30 % plus basse que les puces horloges VCXO classiques. Les composants de timing de haute efficacité énergétique sont particulièrement importants pour les réseaux de petites cellules dont le budget énergétique est limité et qui sont souvent alimentés par Ethernet (PoE). Puisque le DSPLL intègre tous les éléments PLL et de régulation sur la puce, ce circuit offre une haute immunité au bruit de la carte, intègre la réjection de bruit d’alimentation, et maintient un bruit de phase uniforme et répétable à toutes les températures.
\nAlors que les solutions d’horloge à VCXO voient souvent leur immunité aux parasites se dégrader en présence de vibrations, la technologie DSPLL offre une excellente réponse aux parasites quel que soit l’environnement. De plus, cette solution garantit un faible bruit de phase lorsqu’elle est verrouillée sur une horloge à forte gigue d’entrée, évitant que la conversion des données ne soit dégradée par des causes externes. La puce génère des fréquences 4G\/LTE jusqu’à 1,47456 GHz et fournit jusqu’à 12 horloges indépendamment configurables, utilisables pour des convertisseurs de données, des FPGA et d’autres circuits logiques compatibles JESD204B.\n<\/p>\n
"L’horloge Si5380 est la solution de timing la plus intégrée de l’industrie pour les stations de base de macro et petites cellules, qui exigent des empreintes PCB compactes, une faible consommation, et une robuste performance de bruit de phase de classe opérateur, dans une variété d’environnements," déclare James Wilson, directeur de marketing produits de timing de Silicon Labs. "Combinée au logiciel convivial ClockBuilder Pro, l’architecture d’horloge haute intégration DSPLL de Silicon Labs simplifie grandement les problèmes posés par la synthèse d’horloge et l’atténuation de gigue dans les réseaux sans fil hétérogènes d’aujourd’hui."<\/p>\n
Simplifiant la conception des arbres d’horloge pour stations de base sans fil, le logiciel librement téléchargeable ClockBuilder Pro donne aux développeurs la possibilité de générer leurs configurations d’horloges en moins de cinq minutes, minimisant le développement logiciel.
\nDe plus, la carte d’évaluation Si5380-EVB est mise à leur disposition pour passer rapidement de la configuration du dispositif à l’évaluation détaillée de sa performance.<\/p>\n<\/p>\n