L’architecture de ces FPGA a été optimisée en vue d’obtenir la meilleure performance avec moins de 100 k LUT pour leur permettre d’exécuter des fonctions critiques en tant que circuits compagnons des ASIC et ASSP. Pour un coût 40% plus bas que la majorité des autres solutions, ces optimisations incluent de petites "slices" logiques basées sur des LUT4 (à quatre entrées) et dotées d’une architecture de routage améliorée, des blocs SERDES double canal pour économiser la surface de silicium et des blocs DSP améliorés pour multiplier les ressources par 4.
\n"La famille ECP5 change la règle selon laquelle les FPGA devraient avoir la plus forte densité possible, être gourmands en énergie et coûteux," déclare Darin Billerbeck, président et CEO de Lattice Semiconductor. "Notre nouvelle famille accompagnera les ASIC\/ASSP et offrira une voie rapide pour surmonter les obstacles au développement, en ces jours où l’infrastructure mobile et de mobilité appelle à réduire la taille et la consommation dans pratiquement chaque domaine de l’industrie électronique."
\nLe déploiement mondial de systèmes de télécommunications de dernière génération conduit le marché des Small-Cells vers les gros volumes, l’équipement d’accès et de réseau devient une commodité, et les technologies d’affichage vidéo continuent à progresser. Pour ces applications, les capacités de calcul des FPGA intégrées dans un minuscule boîtier économique ne consommant que quelques milliwatts ouvriront la voie vers des opportunités laissées hors d’atteinte par les coûts et les calendriers de développement des ASIC ou par le manque de souplesse et de disponibilité des ASSP.\n<\/p>\n
"La famille ECP5 répond parfaitement à nos attentes comme moteur des solutions de connectivité dont nous avons besoin pour plusieurs de nos futurs produits," explique Peter Lyhne Uhrenholt, directeur produit chez TRIAX A\/S, un fabricant mondial de produits de réception, traitement et distribution de signaux radio et télévision analogiques et numériques. "Pour ces produits, les spécifications de conception sont extrêmement serrées en termes de taille, de consommation et de coût. La famille ECP5 apporte la souplesse dont nous avons besoin en même temps que la fonction requise."
\nDans les applications sans fil et filaires, cette famille offre une solution FPGA d’implémentation de ponts et d’interfaces dans un petit boîtier économique. Dans les Small-Cells d’extérieur, elle apporte la souplesse de connectivité requise pour un coût extrêmement faible. Elle permet aussi de réaliser des émetteurs-récepteurs intelligents en format SFP pour l’équipement d’accès large bande, intégrant le fonctionnement et la maintenance, dans un boîtier compact de 10 x 10 mm.
\nEn dehors des communications, ces circuits autorisent une connectivité PCI Express hors bande faible coût et basse consommation aux micro-serveurs. Pour les caméras vidéo industrielles, ils sont capables d’implémenter toute la fonction de traitement d’image dans un dispositif consommant moins de 2 W.
\nCette gamme se distingue par sa capacité à réunir 85 k LUT et des canaux SERDES dans des boîtiers de 10 x 10 mm, doublant la densité fonctionnelle par rapport à la majorité des autres produits du marché. Une dépopulation intelligente en billes simplifie l’intégration du boîtier dans les technologies de circuits imprimés et réduit le coût global du système.
\nLes améliorations aboutissant à réduire la consommation de 30% par rapport à d’autres solutions FPGA incluent la mise en veille individuelle de blocs, y compris les blocs SERDES, les contrôleurs dynamiques de bancs d’E\/S et la réduction de la tension d’alimentation. Tout cela assure à une fonction simple canal SERDES à 3,25 Gpbs de fonctionner dès 0,25 W, et aux fonctions quadruple SERDES de démarrer à moins de 0,5 W, pour supporter une large palette d’interfaces standard comme DDR3, LPDDR3, XGMII et 7:1 LVDS, PCI Express, Ethernet (XAUI, GbE, SGMII) et CPRI.
\nCette famille de FPGA est supportée par la version 3.0 du logiciel propriétaire Diamond. <\/p>\n<\/p>\n