Ces FPGA flash généralistes réduisent intrinsèquement les besoins en surface de carte. Leur configuration à mémoire non volatile se passe de mémoire externe et offrent une empreinte extrêmement réduite. Par exemple, la flash SPI nécessaire pour configurer un FPGA SRAM à 90 K éléments logiques occupe environ 100 mm2 de surface de carte, soit à peu près la surface d’un M2S090 en boîtier de 11 x 11 mm.
\nEn plus d’économiser jusqu’à 50% de surface, ces solutions compactes augmentent la fiabilité en réduisant les interconnexions. Optimisés pour les marchés des communications, de la défense, de l’automatisation industrielle, de l’automobile et de l’image\/vidéo, elles répondent à la demande en produits de plus petite empreinte. Elles permettent aux utilisateurs de réduire leur coût de possession et apportent aux concepteurs, pour des d’applications telles que des solutions Smart SFP, des radios sécurisées de sécurité publique et des capteurs géophysiques compacts, les dispositifs offrant une sécurisation avancée, une haute fiabilité et une consommation des plus réduites.
\n"La demande croissante en solutions de FPGA et SoC FPGA de haute fiabilité, sécurisées et compactes nous a conduit à doter nos nouvelles versions de FPGA généralistes d’une grande diversité de boîtiers de petit format," déclare Tim Morin, directeur de marketing de Microsemi. "Nous sommes heureux d’étendre notre portefeuille de FPGA généralistes et d’offrir à nos clients toujours plus d’avantages concurrentiels."
\nLes SoC FPGA SmartFusion2 sont conçus pour les besoins de sécurité avancée, de haute fiabilité et de faible consommation des applications critiques de communication, industrielles, militaires, aéronautiques et médicales. Ils intègrent, sur une seule puce, une matrice FPGA à technologie flash intrinsèquement fiable, un processeur ARM Cortex-M3 à 166 MHz, des accélérateurs avancés d’algorithmes de sécurité, des blocs DSP, SRAM et eNVM, et les interfaces de communication haute performance requises par l’industrie.
\nLa gamme IGLOO2 cible le marché des FPGA économiques en proposant une matrice à tables LUT, des émetteurs-récepteurs 5G, des GPIO haut débit, de la RAM monolithique, un sous-système mémoire performant et des blocs DSP au sein d’une architecture différenciée, de coût et de consommation optimisés. Cette architecture de dernière génération offre une densité logique jusqu’à cinq fois plus élevée et une matrice trois fois plus performante que la précédente génération. En outre, elle combine une matrice à flash non volatile avec le plus grand nombre d’E\/S à usage général, d’interfaces SERDES 5G et de terminaisons PCI Express de sa classe. Ces FPGA couplent une intégration de pointe avec une très basse consommation, une fiabilité et une sécurisation élevées. <\/p>\n