Les mémoires SRAM à faible consommation ont été largement adoptées dans toute une variété de domaines, comme l’industriel, la bureautique, les communications, l’automobile, et les produits grand public. Aujourd’hui, comme les constructeurs maitrisent des systèmes de plus hautes performances et dotés de fonctionnalités plus avancées, la SRAM est devenue un facteur incontournable dans l’amélioration de la fiabilité du système global. Notamment, la SRAM utilisée pour stocker des informations importantes, comme les programmes du système ou les données de facturation, doit garantir un maximum de fiabilité. De ce fait, une attention toute particulière a été portée sur l’élaboration de mesures pour réduire les erreurs de type Soft Error causées par des particules alpha, des neutrons et autres radiations cosmiques.
\nL’Advanced LP SRAM est basée sur une structure dans laquelle chaque nœud mémoire au sein des cellules mémoire dispose d’un condensateur supplémentaire intégré, ce qui induit une endurance extrêmement élevée contre toute erreur de type Soft Error. Une méthode typique pour gérer cette erreur une fois qu’elle est intervenue est l’insertion d’un circuit interne de correction d’erreur de code (ECC) dans la SRAM ou les systèmes. Cette approche a cependant ses limites et il peut y avoir des cas où la performance de l’ECC est incapable de gérer des erreurs affectant plusieurs bits. Au contraire, les Advanced LP SRAM font appel à des mesures structurelles pour prévenir l’occurrence même d’une Soft Error. Résultat : l’évaluation de cette architecture Anti-Soft-Error sur des mémoires Advanced LP SRAM en 150 nm actuellement en production de masse a démontré que, preuve pratique à l’appui, ces composants peuvent être déclarés immunisés contre les Soft Error.
\nDe plus, les transistors de charge de la cellule SRAM canal P sont de type TFT polysilicium et sont empilés sur les transistors MOS canal N sur le substrat silicium. Ainsi, uniquement les transistors canal N sont formés directement sur le substrat silicium. Cela garantit qu’il n’y aura pas de formation de thyristors parasites au sein de la zone mémoire et par conséquent annule théoriquement toute possibilité de Latch-up.
\nCes caractéristiques permettent à ces mémoires d’assurer des niveaux de fiabilité extrêmement plus élevés que ceux des composants de type tout CMOS utilisés dans la structure de cellule mémoire classique. Elles contribuent donc à fortement améliorer les performances et les niveaux de fiabilité au sein des applications telles que les équipements d’automatisation industrielle, les appareils de mesure, les équipements employés dans les systèmes intelligents de distribution d’électricité (Smart Grids) et les systèmes de transport.
\nDe plus, Advanced LP SRAM combine une technologie SRAM polysilicium TFT et une technologie de condensateur, le tout empilé afin de réduire la taille de la cellule. Par exemple, la taille d’une cellule en 110 nm est comparable à celle d’une cellule SRAM CMOS complète fabriquée en procédé 65 nm.<\/p>\n