Réalisés sous licence selon une technologie de la société BaySand, ces réseaux structurés supportent la concrétisation rapide de dispositifs de type système sur une puce (SoC) de hautes performances et de basse consommation, grâce à la personnalisation de seulement un petit nombre des couches de métallisation sur des tranches de base préconçues et préfabriquées avec un réseau logique optimisé et une structure mémoire. En diminuant le nombre de couches métallisées devant être personnalisées, le délai de réalisation des échantillons n’est plus que de cinq semaines et confère un avantage significatif au niveau des coûts non récupérables. Des SoC créés en utilisant cette technologie offrent des coûts réduits, une basse consommation et, si besoin, des performances plus élevées que celles des solutions à base de FPGA. Les conceptions à réseaux structurés peuvent être réalisés avec des données RTL vérifiées provenant d’un FPGA et sont compatibles FPGA en termes d’architecture mémoire et d’E\/S. La compatibilité avec les boîtiers FPGA et leur brochage permet un remplacement direct.
\nCes réseaux structurés sont réalisés dans une technologie de fabrication 65 nm et supportent jusqu’à 30 millions de portes logiques brutes, 20 Mbits de SRAM et jusqu’à 1200 plots d’E\/S. Des fonctions LVDS et DDR sont disponibles et des options émetteur\/récepteur (transceiver) haute vitesse Gigabit jusqu’à 6,5 Gbits\/s ont en cours de développement. Une gamme 40 nm est également en développement, en visant des transceivers jusqu’à 12,5 Gbit\/s.<\/p>\n<\/p>\n