Depuis le début des années 1970, afin de répondre aux besoins du marché de l’électronique, l’industrie de la microélectronique a mis en production, environ tous les deux ans, une nouvelle technologie MOS (Metal Oxyde Semiconductor). Cette succession est bien connue sous le nom de " Loi de Moore ". Cependant, l’industrie s’est heurtée à une contrainte de taille : la difficulté grandissante de contrôler industriellement le comportement électrique des transistors lorsque leur taille devient inférieure à 100 nm. Il fallait donc trouver une solution. Les travaux entrepris au début des années 2000 par les équipes des Modules avancés de STMicroelectronics et du LETI ont permis de quantifier l’apport des nouvelles méthodes d’amélioration des performances des transistors conventionnels. Peu à peu, l’idée de réaliser des transistors sur un substrat de Silicium ultra mince reposant sur un isolant s’est imposée. En anglais, cette technologie s’appelle FD-SOI pour Fully-Depleted-Silicon-On-Insulator.
\nCette technologie dite planaire permet de réutiliser les procédés de fabrication des technologies conventionnelles précédentes, contrairement aux transistors dits FinFET, parfois appelés également " transistors 3D ".
\nDe fait, les travaux des quatre chercheurs ont permis non seulement de valider le choix technologique du FD-SOI mais de l’industrialiser. On peut y discerner trois avantages.<\/p>\n
1) Le procédé de réalisation est très proche de ce qui est fait en technologie précédente standard (" Bulk " pour substrat de silicium massif monocristallin)<\/p>\n
2) Le transfert du design des circuits de la technologie précédente (" Bulk ") vers la technologie FDSOI est grandement facilité, comparé au FinFET, par le fait qu’on reste dans une géométrie planaire.<\/p>\n
3) Cette technologie est très attractive pour les applications mobiles, telles que les smartphone et tablettes tactiles, qui requièrent simultanément performances et faible consommation.<\/p>\n
" Ce prix vient récompenser plus de 20 ans de travaux de R&D du LetiI sur le SOI, a déclaré Laurent Malier, directeur du Leti. C’est, pour moi et mes équipes de recherche, une très grande satisfaction d’avoir réussi à pousser cette technologie jusqu’au niveau industriel et à en faire un excellent candidat pour les technologies des composants s’intégrant dans des objets nomades compte-tenu de l’excellent compromis entre la vitesse et la consommation électrique "
\nPour sa part, Thomas Skotnicki, Director Advanced Devices, ST and IEEE Fellow, a déclaré " La constance et la qualité du travail de Claire, Frédéric, Olivier et Stéphane, au sein des équipes composants avancés, a permis de démontrer les différents concepts de transistors à couche mince et de franchir tous les obstacles jusqu’à l’industrialisation ". Et Joël Hartmann, ST Executive Vice President, Head of Front-end Manufacturing & Process R&D, Digital Sector de préciser : " je suis particulièrement fier de voir récompensés les acteurs d’une longue coopération entre le CEA et ST, qui connaît en ce moment son développement industriel dans une compétition mondiale acharnée visant à poursuivre la miniaturisation des composants ". <\/p>\n
<\/p>\n
* Gustave Auguste Ferrié (1868-1932) est un ingénieur et général français, pionnier de la radiodiffusion. On lui doit notamment l’installation de la station de la Tour Eiffel en 1904. En 1917, ses appareils ont permis d’intercepter les messages de Mata-Hari et de mettre fin aux agissements de l’espionne.<\/em> <\/em><\/p>\n","protected":false},"excerpt":{"rendered":" STMicroelectronics annonce qu’une \u00e9quipe mixte ST\/CEA constitu\u00e9e de quatre chercheurs, a re\u00e7u le grand prix du G\u00e9n\u00e9ral Ferri\u00e9 2012. Cette r\u00e9compense de prestige honore un ing\u00e9nieur ou une \u00e9quipe scientifique dont les travaux ont contribu\u00e9 d’une mani\u00e8re importante aux progr\u00e8s de l’\u00e9lectronique et de ses applications. Gr\u00e2ce \u00e0 leurs travaux sur la technologie FD-SOI, ces quatre chercheurs ont trouv\u00e9 une rupture technologique majeure pour la poursuite de la miniaturisation des circuits \u00e9lectroniques.<\/p>\n","protected":false},"author":22,"featured_media":225799,"comment_status":"closed","ping_status":"closed","sticky":false,"template":"","format":"standard","meta":{"_acf_changed":false,"footnotes":""},"categories":[],"tags":[],"domains":[47],"ppma_author":[1149],"class_list":["post-225798","post","type-post","status-publish","format-standard","has-post-thumbnail","hentry","domains-electronique-eci"],"acf":[],"yoast_head":"