{"id":221361,"date":"2011-03-24T23:00:00","date_gmt":"2011-03-24T23:00:00","guid":{"rendered":"https:\/\/eenewseurope.artwhere.co\/kit-de-developpement-camera-video-hdr-pour-fpga-lattice-ecp3\/"},"modified":"2011-03-24T23:00:00","modified_gmt":"2011-03-24T23:00:00","slug":"kit-de-developpement-camera-video-hdr-pour-fpga-lattice-ecp3","status":"publish","type":"post","link":"https:\/\/www.ecinews.fr\/fr\/kit-de-developpement-camera-video-hdr-pour-fpga-lattice-ecp3\/","title":{"rendered":"Kit de d\u00e9veloppement cam\u00e9ra vid\u00e9o HDR pour FPGA Lattice ECP3"},"content":{"rendered":"

Le Kit de développement caméra vidéo Lattice HDR-60 a été conçu sur la base du FPGA LatticeECP3-70  mais un simple LatticeECP3-35 à 33K LUT suffit à implémenter une caméra HDR 1080p60 complète avec l’IP pipeline ISP. Il offre aux fabricants de caméras plusieurs avantages uniques comme, notamment, un pipeline de traitement du signal image HDR, pleinement intégré, du capteur à l’affichage HDMI\/DVI. Ce Kit, équipé d’un capteur Aptina 720p HDR (le capteur HDR 1080p est prévu  Q2 2011), offre le système d’auto-exposition le plus rapide du marché, une plage de dynamique système meilleure que 120 dB, un algorithme hautement efficace d’Auto White Balance, ainsi qu’une réduction du bruit 2D. Le tout en mode streaming via le FPGA, sans nécessité un buffer de trames externe, assurant un temps extrêmement faible de latence et réduisant encore le coût global du système. Une mémoire DDR2 sur la carte permet également des applications telles que la réduction du bruit 3D, l’assemblage d’images issues de plusieurs capteurs, la rotation d’image et l’anti-déformation.
\nEn plus de deux ports USB, ce kit affiche un port Ethernet RJ45, un PHY Broadcom Broadreach et un connecteur BNC embarqué, supportant Ethernet sur câble coaxial RG6 (pour des distances allant jusqu’à 700 mètres à 100 Mbits\/s pour les utilisateurs qui incluent au design des encodeurs de compression). Il supporte aussi la programmation simple via un câble USB standard, plus économique.
\n" Le Kit de développement caméra vidéo Lattice HDR-60 nous permet d’accélérer nos cycles de conception de caméra et nous apporte des avantages significatifs en temps de mise sur le marché, " déclare Tian Guang, Chief Technical Officer de BOCOM Digital Technology, fournisseur leader de solutions et produits innovants pour les systèmes de surveillance urbaine, ITS et télématiques, en Chine. " La qualité d’image et la performance HDR offertes par l’IP sont de très haut niveau et sa petite empreinte, lui permettant d’être contenue dans un LatticeECP3-35, nous permet d’offrir à nos clients des caméras HD de haute qualité et une réelle différentiation avec un HDR à un très faible coût système. "
\n" Notre but avec ce Kit de développement caméra vidéo Lattice HDR-60 est de permettre aux fabricants de caméras d’accélérer le démarrage de leurs programmes de caméras haute définition basées sur du FPGA. En fournissant un référence design caméra vidéo HDR de haute qualité conçu pour minimiser la nomenclature système, tout en respectant à la fois l’ancienne infrastructure et la durabilité de l’investissement du client, " déclare Niladri Roy, Senior Manager au Marketing Produit chez Lattice Semiconductor. " Avec le plein support de 1080p60 et la capacité de monter jusqu’à des capteurs 16MP, ainsi que l’implémentation de l’Ethernet sur câble coaxial, le kit de développement Lattice HDR-60 offre presque deux fois plus de fonctionnalités. Ceci pour moins de la moitié du prix de tout kit comparable sur le marché. "
\nwww.latticesemi.com\/hdr60<\/a><\/p>\n","protected":false},"excerpt":{"rendered":"

Lattice Semiconductor a annonc\u00e9 le lancement du Kit de d\u00e9veloppement cam\u00e9ra vid\u00e9o Lattice HDR-60, un syst\u00e8me de d\u00e9veloppement cam\u00e9ra vid\u00e9o haute d\u00e9finition pr\u00eat \u00e0 la production et bas\u00e9 sur la famille de FPGA LatticeECP3.\u00a0 Pr\u00e9-charg\u00e9 avec un pipeline d’\u00e9valuation \u00a0\u00bb plug and play \u00a0\u00bb pour le traitement du signal image bas\u00e9 sur les c\u0153urs de propri\u00e9t\u00e9 intellectuelle \u00a0d’Helion GmbH, ce kit est pr\u00eat \u00e0 l’emploi. L’IP est capable de fournir une performance de 1080p \u00e0 60 trames par seconde avec une r\u00e9duction du bruit 2D et une large plage dynamique HDR. Il est con\u00e7u avec un facteur de forme convenant aux bo\u00eetiers de cam\u00e9ras du march\u00e9 et pouvant supporter deux capteurs simultan\u00e9ment. Il permet une \u00e9valuation et un prototypage rapides des cam\u00e9ras vid\u00e9o HDR, haute d\u00e9finition, destin\u00e9es aux applications de s\u00e9curit\u00e9 et surveillance, contr\u00f4le de trafic, conf\u00e9rences vid\u00e9o et automobile. L’achat de ce kit comprend l’acc\u00e8s gratuit aux fichiers de sch\u00e9mas et d’impl\u00e9mentation (layout), pour acc\u00e9l\u00e9rer le processus de mise sur le march\u00e9.<\/p>\n","protected":false},"author":22,"featured_media":221362,"comment_status":"closed","ping_status":"closed","sticky":false,"template":"","format":"standard","meta":{"_acf_changed":false,"footnotes":""},"categories":[881],"tags":[908],"domains":[47],"ppma_author":[1149],"class_list":["post-221361","post","type-post","status-publish","format-standard","has-post-thumbnail","hentry","category-nouveaux-produits","tag-plds-fpgas-asics-fr","domains-electronique-eci"],"acf":[],"yoast_head":"Kit de d\u00e9veloppement cam\u00e9ra vid\u00e9o HDR pour FPGA Lattice ECP3 ...<\/title>\n<meta name=\"description\" content=\"Lattice Semiconductor a annonc\u00e9 le lancement du Kit de d\u00e9veloppement cam\u00e9ra vid\u00e9o Lattice HDR-60, un syst\u00e8me de d\u00e9veloppement cam\u00e9ra vid\u00e9o haute...\" \/>\n<meta name=\"robots\" content=\"index, follow, max-snippet:-1, max-image-preview:large, max-video-preview:-1\" \/>\n<link rel=\"canonical\" href=\"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/posts\/221361\/\" \/>\n<meta property=\"og:locale\" content=\"fr_FR\" \/>\n<meta property=\"og:type\" content=\"article\" \/>\n<meta property=\"og:title\" content=\"Kit de d\u00e9veloppement cam\u00e9ra vid\u00e9o HDR pour FPGA Lattice ECP3\" \/>\n<meta property=\"og:description\" content=\"Lattice Semiconductor a annonc\u00e9 le lancement du Kit de d\u00e9veloppement cam\u00e9ra vid\u00e9o Lattice HDR-60, un syst\u00e8me de d\u00e9veloppement cam\u00e9ra vid\u00e9o haute d\u00e9finition pr\u00eat \u00e0 la production et bas\u00e9 sur la famille de FPGA LatticeECP3.\u00a0 Pr\u00e9-charg\u00e9 avec un pipeline d'\u00e9valuation " plug and play " pour le traitement du signal image bas\u00e9 sur les c\u0153urs de propri\u00e9t\u00e9 intellectuelle \u00a0d'Helion GmbH, ce kit est pr\u00eat \u00e0 l'emploi. L'IP est capable de fournir une performance de 1080p \u00e0 60 trames par seconde avec une r\u00e9duction du bruit 2D et une large plage dynamique HDR. Il est con\u00e7u avec un facteur de forme convenant aux bo\u00eetiers de cam\u00e9ras du march\u00e9 et pouvant supporter deux capteurs simultan\u00e9ment. Il permet une \u00e9valuation et un prototypage rapides des cam\u00e9ras vid\u00e9o HDR, haute d\u00e9finition, destin\u00e9es aux applications de s\u00e9curit\u00e9 et surveillance, contr\u00f4le de trafic, conf\u00e9rences vid\u00e9o et automobile. L'achat de ce kit comprend l'acc\u00e8s gratuit aux fichiers de sch\u00e9mas et d'impl\u00e9mentation (layout), pour acc\u00e9l\u00e9rer le processus de mise sur le march\u00e9.\" \/>\n<meta property=\"og:url\" content=\"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/posts\/221361\/\" \/>\n<meta property=\"og:site_name\" content=\"EENewsEurope\" \/>\n<meta property=\"article:published_time\" content=\"2011-03-24T23:00:00+00:00\" \/>\n<meta property=\"og:image\" content=\"https:\/\/www.ecinews.fr\/wp-content\/uploads\/import\/default\/files\/import\/eci1986_latticea.jpg\" \/>\n\t<meta property=\"og:image:width\" content=\"1352\" \/>\n\t<meta property=\"og:image:height\" content=\"1599\" \/>\n\t<meta property=\"og:image:type\" content=\"image\/jpeg\" \/>\n<meta name=\"author\" content=\"eeNews Europe\" \/>\n<meta name=\"twitter:card\" content=\"summary_large_image\" \/>\n<meta name=\"twitter:label1\" content=\"Written by\" \/>\n\t<meta name=\"twitter:data1\" content=\"eeNews Europe\" \/>\n\t<meta name=\"twitter:label2\" content=\"Est. reading time\" \/>\n\t<meta name=\"twitter:data2\" content=\"3 minutes\" \/>\n<script type=\"application\/ld+json\" class=\"yoast-schema-graph\">{\"@context\":\"https:\/\/schema.org\",\"@graph\":[{\"@type\":\"Article\",\"@id\":\"https:\/\/www.ecinews.fr\/fr\/kit-de-developpement-camera-video-hdr-pour-fpga-lattice-ecp3\/#article\",\"isPartOf\":{\"@id\":\"https:\/\/www.ecinews.fr\/fr\/kit-de-developpement-camera-video-hdr-pour-fpga-lattice-ecp3\/\"},\"author\":{\"name\":\"eeNews Europe\",\"@id\":\"https:\/\/www.eenewseurope.com\/en\/#\/schema\/person\/9eff4051fa9dac8230052de45e32b0f4\"},\"headline\":\"Kit de d\u00e9veloppement cam\u00e9ra vid\u00e9o HDR pour FPGA Lattice ECP3\",\"datePublished\":\"2011-03-24T23:00:00+00:00\",\"dateModified\":\"2011-03-24T23:00:00+00:00\",\"mainEntityOfPage\":{\"@id\":\"https:\/\/www.ecinews.fr\/fr\/kit-de-developpement-camera-video-hdr-pour-fpga-lattice-ecp3\/\"},\"wordCount\":666,\"publisher\":{\"@id\":\"https:\/\/www.eenewseurope.com\/en\/#organization\"},\"keywords\":[\"PLDs\/FPGAs\/ASICs\"],\"articleSection\":[\"Nouveaux produits\"],\"inLanguage\":\"fr-FR\"},{\"@type\":\"WebPage\",\"@id\":\"https:\/\/www.ecinews.fr\/fr\/kit-de-developpement-camera-video-hdr-pour-fpga-lattice-ecp3\/\",\"url\":\"https:\/\/www.ecinews.fr\/fr\/kit-de-developpement-camera-video-hdr-pour-fpga-lattice-ecp3\/\",\"name\":\"Kit de d\u00e9veloppement cam\u00e9ra vid\u00e9o HDR pour FPGA Lattice ECP3 -\",\"isPartOf\":{\"@id\":\"https:\/\/www.eenewseurope.com\/en\/#website\"},\"datePublished\":\"2011-03-24T23:00:00+00:00\",\"dateModified\":\"2011-03-24T23:00:00+00:00\",\"breadcrumb\":{\"@id\":\"https:\/\/www.ecinews.fr\/fr\/kit-de-developpement-camera-video-hdr-pour-fpga-lattice-ecp3\/#breadcrumb\"},\"inLanguage\":\"fr-FR\",\"potentialAction\":[{\"@type\":\"ReadAction\",\"target\":[\"https:\/\/www.ecinews.fr\/fr\/kit-de-developpement-camera-video-hdr-pour-fpga-lattice-ecp3\/\"]}]},{\"@type\":\"BreadcrumbList\",\"@id\":\"https:\/\/www.ecinews.fr\/fr\/kit-de-developpement-camera-video-hdr-pour-fpga-lattice-ecp3\/#breadcrumb\",\"itemListElement\":[{\"@type\":\"ListItem\",\"position\":1,\"name\":\"Home\",\"item\":\"https:\/\/www.ecinews.fr\/fr\/\"},{\"@type\":\"ListItem\",\"position\":2,\"name\":\"Kit de d\u00e9veloppement cam\u00e9ra vid\u00e9o HDR pour FPGA Lattice ECP3\"}]},{\"@type\":\"WebSite\",\"@id\":\"https:\/\/www.eenewseurope.com\/en\/#website\",\"url\":\"https:\/\/www.eenewseurope.com\/en\/\",\"name\":\"EENewsEurope\",\"description\":\"Just another WordPress site\",\"publisher\":{\"@id\":\"https:\/\/www.eenewseurope.com\/en\/#organization\"},\"potentialAction\":[{\"@type\":\"SearchAction\",\"target\":{\"@type\":\"EntryPoint\",\"urlTemplate\":\"https:\/\/www.eenewseurope.com\/en\/?s={search_term_string}\"},\"query-input\":\"required name=search_term_string\"}],\"inLanguage\":\"fr-FR\"},{\"@type\":\"Organization\",\"@id\":\"https:\/\/www.eenewseurope.com\/en\/#organization\",\"name\":\"EENewsEurope\",\"url\":\"https:\/\/www.eenewseurope.com\/en\/\",\"logo\":{\"@type\":\"ImageObject\",\"inLanguage\":\"fr-FR\",\"@id\":\"https:\/\/www.eenewseurope.com\/en\/#\/schema\/logo\/image\/\",\"url\":\"https:\/\/www.ecinews.fr\/wp-content\/uploads\/2022\/02\/logo-1.jpg\",\"contentUrl\":\"https:\/\/www.ecinews.fr\/wp-content\/uploads\/2022\/02\/logo-1.jpg\",\"width\":283,\"height\":113,\"caption\":\"EENewsEurope\"},\"image\":{\"@id\":\"https:\/\/www.eenewseurope.com\/en\/#\/schema\/logo\/image\/\"}},{\"@type\":\"Person\",\"@id\":\"https:\/\/www.eenewseurope.com\/en\/#\/schema\/person\/9eff4051fa9dac8230052de45e32b0f4\",\"name\":\"eeNews Europe\",\"image\":{\"@type\":\"ImageObject\",\"inLanguage\":\"fr-FR\",\"@id\":\"https:\/\/www.eenewseurope.com\/en\/#\/schema\/person\/image\/fae8f0cb15861c4ae0ed4872e2c9fc22\",\"url\":\"https:\/\/secure.gravatar.com\/avatar\/5081509054e28b04ecd976976e723ce0?s=96&d=mm&r=g\",\"contentUrl\":\"https:\/\/secure.gravatar.com\/avatar\/5081509054e28b04ecd976976e723ce0?s=96&d=mm&r=g\",\"caption\":\"eeNews Europe\"}}]}<\/script>","yoast_head_json":{"title":"Kit de d\u00e9veloppement cam\u00e9ra vid\u00e9o HDR pour FPGA Lattice ECP3 ...","description":"Lattice Semiconductor a annonc\u00e9 le lancement du Kit de d\u00e9veloppement cam\u00e9ra vid\u00e9o Lattice HDR-60, un syst\u00e8me de d\u00e9veloppement cam\u00e9ra vid\u00e9o haute...","robots":{"index":"index","follow":"follow","max-snippet":"max-snippet:-1","max-image-preview":"max-image-preview:large","max-video-preview":"max-video-preview:-1"},"canonical":"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/posts\/221361\/","og_locale":"fr_FR","og_type":"article","og_title":"Kit de d\u00e9veloppement cam\u00e9ra vid\u00e9o HDR pour FPGA Lattice ECP3","og_description":"Lattice Semiconductor a annonc\u00e9 le lancement du Kit de d\u00e9veloppement cam\u00e9ra vid\u00e9o Lattice HDR-60, un syst\u00e8me de d\u00e9veloppement cam\u00e9ra vid\u00e9o haute d\u00e9finition pr\u00eat \u00e0 la production et bas\u00e9 sur la famille de FPGA LatticeECP3.\u00a0 Pr\u00e9-charg\u00e9 avec un pipeline d'\u00e9valuation \" plug and play \" pour le traitement du signal image bas\u00e9 sur les c\u0153urs de propri\u00e9t\u00e9 intellectuelle \u00a0d'Helion GmbH, ce kit est pr\u00eat \u00e0 l'emploi. L'IP est capable de fournir une performance de 1080p \u00e0 60 trames par seconde avec une r\u00e9duction du bruit 2D et une large plage dynamique HDR. Il est con\u00e7u avec un facteur de forme convenant aux bo\u00eetiers de cam\u00e9ras du march\u00e9 et pouvant supporter deux capteurs simultan\u00e9ment. Il permet une \u00e9valuation et un prototypage rapides des cam\u00e9ras vid\u00e9o HDR, haute d\u00e9finition, destin\u00e9es aux applications de s\u00e9curit\u00e9 et surveillance, contr\u00f4le de trafic, conf\u00e9rences vid\u00e9o et automobile. L'achat de ce kit comprend l'acc\u00e8s gratuit aux fichiers de sch\u00e9mas et d'impl\u00e9mentation (layout), pour acc\u00e9l\u00e9rer le processus de mise sur le march\u00e9.","og_url":"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/posts\/221361\/","og_site_name":"EENewsEurope","article_published_time":"2011-03-24T23:00:00+00:00","og_image":[{"width":1352,"height":1599,"url":"https:\/\/www.ecinews.fr\/wp-content\/uploads\/import\/default\/files\/import\/eci1986_latticea.jpg","type":"image\/jpeg"}],"author":"eeNews Europe","twitter_card":"summary_large_image","twitter_misc":{"Written by":"eeNews Europe","Est. reading time":"3 minutes"},"schema":{"@context":"https:\/\/schema.org","@graph":[{"@type":"Article","@id":"https:\/\/www.ecinews.fr\/fr\/kit-de-developpement-camera-video-hdr-pour-fpga-lattice-ecp3\/#article","isPartOf":{"@id":"https:\/\/www.ecinews.fr\/fr\/kit-de-developpement-camera-video-hdr-pour-fpga-lattice-ecp3\/"},"author":{"name":"eeNews Europe","@id":"https:\/\/www.eenewseurope.com\/en\/#\/schema\/person\/9eff4051fa9dac8230052de45e32b0f4"},"headline":"Kit de d\u00e9veloppement cam\u00e9ra vid\u00e9o HDR pour FPGA Lattice ECP3","datePublished":"2011-03-24T23:00:00+00:00","dateModified":"2011-03-24T23:00:00+00:00","mainEntityOfPage":{"@id":"https:\/\/www.ecinews.fr\/fr\/kit-de-developpement-camera-video-hdr-pour-fpga-lattice-ecp3\/"},"wordCount":666,"publisher":{"@id":"https:\/\/www.eenewseurope.com\/en\/#organization"},"keywords":["PLDs\/FPGAs\/ASICs"],"articleSection":["Nouveaux produits"],"inLanguage":"fr-FR"},{"@type":"WebPage","@id":"https:\/\/www.ecinews.fr\/fr\/kit-de-developpement-camera-video-hdr-pour-fpga-lattice-ecp3\/","url":"https:\/\/www.ecinews.fr\/fr\/kit-de-developpement-camera-video-hdr-pour-fpga-lattice-ecp3\/","name":"Kit de d\u00e9veloppement cam\u00e9ra vid\u00e9o HDR pour FPGA Lattice ECP3 -","isPartOf":{"@id":"https:\/\/www.eenewseurope.com\/en\/#website"},"datePublished":"2011-03-24T23:00:00+00:00","dateModified":"2011-03-24T23:00:00+00:00","breadcrumb":{"@id":"https:\/\/www.ecinews.fr\/fr\/kit-de-developpement-camera-video-hdr-pour-fpga-lattice-ecp3\/#breadcrumb"},"inLanguage":"fr-FR","potentialAction":[{"@type":"ReadAction","target":["https:\/\/www.ecinews.fr\/fr\/kit-de-developpement-camera-video-hdr-pour-fpga-lattice-ecp3\/"]}]},{"@type":"BreadcrumbList","@id":"https:\/\/www.ecinews.fr\/fr\/kit-de-developpement-camera-video-hdr-pour-fpga-lattice-ecp3\/#breadcrumb","itemListElement":[{"@type":"ListItem","position":1,"name":"Home","item":"https:\/\/www.ecinews.fr\/fr\/"},{"@type":"ListItem","position":2,"name":"Kit de d\u00e9veloppement cam\u00e9ra vid\u00e9o HDR pour FPGA Lattice ECP3"}]},{"@type":"WebSite","@id":"https:\/\/www.eenewseurope.com\/en\/#website","url":"https:\/\/www.eenewseurope.com\/en\/","name":"EENewsEurope","description":"Just another WordPress site","publisher":{"@id":"https:\/\/www.eenewseurope.com\/en\/#organization"},"potentialAction":[{"@type":"SearchAction","target":{"@type":"EntryPoint","urlTemplate":"https:\/\/www.eenewseurope.com\/en\/?s={search_term_string}"},"query-input":"required name=search_term_string"}],"inLanguage":"fr-FR"},{"@type":"Organization","@id":"https:\/\/www.eenewseurope.com\/en\/#organization","name":"EENewsEurope","url":"https:\/\/www.eenewseurope.com\/en\/","logo":{"@type":"ImageObject","inLanguage":"fr-FR","@id":"https:\/\/www.eenewseurope.com\/en\/#\/schema\/logo\/image\/","url":"https:\/\/www.ecinews.fr\/wp-content\/uploads\/2022\/02\/logo-1.jpg","contentUrl":"https:\/\/www.ecinews.fr\/wp-content\/uploads\/2022\/02\/logo-1.jpg","width":283,"height":113,"caption":"EENewsEurope"},"image":{"@id":"https:\/\/www.eenewseurope.com\/en\/#\/schema\/logo\/image\/"}},{"@type":"Person","@id":"https:\/\/www.eenewseurope.com\/en\/#\/schema\/person\/9eff4051fa9dac8230052de45e32b0f4","name":"eeNews Europe","image":{"@type":"ImageObject","inLanguage":"fr-FR","@id":"https:\/\/www.eenewseurope.com\/en\/#\/schema\/person\/image\/fae8f0cb15861c4ae0ed4872e2c9fc22","url":"https:\/\/secure.gravatar.com\/avatar\/5081509054e28b04ecd976976e723ce0?s=96&d=mm&r=g","contentUrl":"https:\/\/secure.gravatar.com\/avatar\/5081509054e28b04ecd976976e723ce0?s=96&d=mm&r=g","caption":"eeNews Europe"}}]}},"authors":[{"term_id":1149,"user_id":22,"is_guest":0,"slug":"eenews-europe","display_name":"eeNews Europe","avatar_url":"https:\/\/secure.gravatar.com\/avatar\/5081509054e28b04ecd976976e723ce0?s=96&d=mm&r=g","0":null,"1":"","2":"","3":"","4":"","5":"","6":"","7":"","8":""}],"_links":{"self":[{"href":"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/posts\/221361"}],"collection":[{"href":"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/users\/22"}],"replies":[{"embeddable":true,"href":"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/comments?post=221361"}],"version-history":[{"count":0,"href":"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/posts\/221361\/revisions"}],"wp:featuredmedia":[{"embeddable":true,"href":"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/media\/221362"}],"wp:attachment":[{"href":"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/media?parent=221361"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/categories?post=221361"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/tags?post=221361"},{"taxonomy":"domains","embeddable":true,"href":"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/domains?post=221361"},{"taxonomy":"author","embeddable":true,"href":"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/ppma_author?post=221361"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}