Le portefeuille de cette plate-forme s\u2019est enrichit d\u2019\u00e9metteurs-r\u00e9cepteurs radio, d\u2019outils logiciels et d\u2019un environnement de conception robuste permettant de cr\u00e9er des solutions radio plus compactes et moins gourmandes en \u00e9nergie adapt\u00e9es aux besoins des r\u00e9seaux de nouvelle g\u00e9n\u00e9ration. Les concepteurs peuvent ainsi \u00e9valuer et d\u00e9velopper rapidement des conceptions radio pour petite cellule 4G et syst\u00e8mes MIMO pr\u00e9-5G, blocs cl\u00e9 pour la transition vers la 5G, permettant des bandes passantes plus larges et am\u00e9liorant la connectivit\u00e9 et le d\u00e9bit de transmission de donn\u00e9es dans les zones \u00e0 haute densit\u00e9 de population o\u00f9 le trafic est important, telles que les immeubles de bureaux, les enceintes sportives et les syst\u00e8mes de transport en commun.<\/p>\n
Con\u00e7ue pour am\u00e9liorer la conception radio au niveau des circuits, de l\u2019architecture, du syst\u00e8me et des logiciels, cette derni\u00e8re mouture de l\u2019environnement de conception comprend l\u2019\u00e9metteur-r\u00e9cepteur RF \u00e0 haut niveau d\u2019int\u00e9gration AD9375, un des premiers \u00e0 embarquer un algorithme de pr\u00e9-distorsion num\u00e9rique (DPD). Cette perc\u00e9e en mati\u00e8re de conception r\u00e9duit la consommation d\u2019\u00e9nergie de la DPD de 90 % par rapport aux solutions existantes \u00e0 ce jour.
\nDe plus, le repartitionnement du syst\u00e8me DPD du circuit logique programmable sur site (FPGA) vers l\u2019\u00e9metteur-r\u00e9cepteur diminue de moiti\u00e9 le nombre de voies d\u2019interface de donn\u00e9es s\u00e9rie JESD204B. Les \u00e9conomies d\u2019\u00e9nergie r\u00e9alis\u00e9es sont spectaculaires, notamment gr\u00e2ce au nombre d\u2019antennes par station de base qui passe de 2 \u00e0 128, conform\u00e9ment aux exigences de densit\u00e9 des canaux radio des architectures Massive MIMO pr\u00e9-5G.<\/p>\n
Parmi les autres avantages, citons une topologie de circuits radio plus compacte qui simplifie le routage et la conception de syst\u00e8mes, r\u00e9duit la taille des stations de base et permet aux concepteurs d\u2019utiliser un FGPA moins co\u00fbteux et moins complexe. Dans le cas des petites cellules, ces avantages facilitent l\u2019int\u00e9gration d\u2019un plus grand nombre de bandes de fr\u00e9quences par cellule en vue d\u2019augmenter la capacit\u00e9 du r\u00e9seau, tout en minimisant l\u2019impact sur la taille et la consommation d\u2019\u00e9nergie du syst\u00e8me.<\/p>\n
L\u2019\u00e9metteur-r\u00e9cepteur permet de concevoir une plate-forme radio commune qui peut \u00eatre d\u00e9finie dans la plage de fr\u00e9quences comprise entre 300 MHz et 6 GHz, fonctionne avec une interface au standard JESD204B \u00e0 6 Gbit\/s et consomme moins de 5 W. Ce circuit compte deux r\u00e9cepteurs \u00e0 100 MHz, deux \u00e9metteurs \u00e0 250 MHz, un r\u00e9cepteur d\u2019observation \u00e0 deux entr\u00e9es et un r\u00e9cepteur renifleur (sniffer) \u00e0 trois entr\u00e9es. La solution DPD int\u00e9gr\u00e9e prend en charge les formes d\u2019ondes 3G et 4G avec une bande passante instantan\u00e9e pouvant atteindre 40 MHz.<\/p>\n
D\u00e9velopp\u00e9 en partenariat avec le fournisseur de solutions radio Benetel, le design de r\u00e9f\u00e9rence supporte la connectivit\u00e9 LTE 2×2 \u00e0 20 MHz avec une puissance de sortie de 250 mW par antenne, et consomme moins de 10 W, le tout sur une superficie de seulement 88 x 83 mm.
\nIl assure aussi la simulation et l\u2019analyse avanc\u00e9es de l\u2019\u00e9metteur-r\u00e9cepteur \u00e0 l\u2019aide des logiciels de mod\u00e9lisation MATLAB et Simulink, et fournit des pilotes mat\u00e9riels et des syst\u00e8mes d\u2019\u00e9valuation complets qui se connectent directement aux plates-formes de d\u00e9veloppement FPGA, ainsi que des \u00e9quipements tierce partie permettant de passer rapidement du concept \u00e0 la mise sur le march\u00e9.<\/p>\n