Intel en route vers le process 1nm – vidéo
La récente annonce technologique renomme le process actuel de 10 nm en Intel7, et le process Intel4 en 2022 avec des produits en 2023 sera en concurrence avec le process actuel de 5 nm de TSMC qui verra un rétrécissement optique à 4NP dans le même laps de temps. Intel3 sera prêt à commencer à fabriquer des produits au second semestre 2023 en utilisant la technologie ultraviolet extrême (EUV).
Peter Clarke de eeNews Europe donne son avis sur les changements en cours chez Intel:
- My take on ‘Intel Accelerated’
- Intel renames manufacturing nodes, tips RibbonFET, PowerVia
- Intel to re-label chip-making process nodes
- Apple, Intel are first to adopt TSMC’s 3nm process
- Intel, Qualcomm are a good fit say CEOs
« L’industrie a reconnu depuis longtemps que la nomenclature traditionnelle des nœuds de process basée sur le nanomètre a cessé de correspondre à la métrique de la longueur de porte réelle en 1997 », déclare Intel. Mais le changement clé chez Intel concerne les nœuds de process de la série A. Le processus 20A sera l’équivalent de 2 nm, à partir du milieu de 2024, et utilisera deux technologies révolutionnaires, RibbonFET et PowerVia.
RibbonFET est la mise en œuvre par Intel d’un transistor « gate-all-around » que Samsung utilise déjà pour sa production en 3 nm (voir La fonderie Samsung Foundry finalise le tapeout d’une puce 3nm GAA). Le RibbonFET sera la première nouvelle architecture de transistors de l’entreprise depuis qu’il a lancé le FinFET en 2011. Il offre des vitesses de commutation de transistors plus rapides tout en atteignant le même courant de « drive » que des « fins » multiples dans un encombrement réduit.
PowerVia est la version d’Intel de la distribution de l’alimentation arrière, optimisant la transmission du signal en éliminant le besoin de routage de l’alimentation sur la face avant de la plaquette et réduisant ainsi la taille de la puce et le coût des composants. Intel 20A devrait entrer en production en 2024 et la société travaille avec son rival Qualcomm sur la façon d’utiliser cette technologie de process dans le cadre de l’offre de fonderie d’Intel.
Au-delà du process Intel 20A, Intel 18A l’équivalent 1,8 nm est déjà en cours de développement pour le début de 2025 avec des améliorations de RibbonFET qui permettront un autre bond important dans les performances des transistors. Cela devrait utiliser la technologie de processus EUV High NA (ouverture numérique), et Intel s’attend à recevoir le premier outil de production de l’industrie du développeur néerlandais ASML. Ce sera la clé pour atteindre le nœud de 1 nm, mais nécessitera également de nouveaux matériaux.
« Intel a un long historique d’innovations de process fondamentaux qui ont permis à l’industrie d’avancer à pas de géant », a déclaré le Dr Ann Kelleher, vice-présidente senior et directrice générale du développement technologique, recrutée par le nouveau PDG Pat Gelsigner pour diriger le développement. « Nous avons mené la transition vers le silicium « strained » à 90 nm, vers les portes métalliques à k élevé à 45 nm et vers le FinFET à 22 nm. Intel 20A sera un autre tournant dans la technologie des process avec deux innovations révolutionnaires : RibbonFET et PowerVia. »
Cela inclura également un changement par rapport à la technologie 2.5D EMIB (pont d’interconnexion multi-dies intégré) où le pas de la connexion utilise des nombres réels. Ce sera le premier composant à double réticule de l’industrie, offrant presque les mêmes performances qu’une conception monolithique, passant d’un pas de « bumps » de 55 um à 45 um.
La technologie d’empilement Foveros 3D utilisera un pas de « bumps » de 36 um, avec des tuiles couvrant plusieurs nœuds technologiques et une plage de puissance de conception thermique de 5 à 125 W. Ceci sera suivi par Foveros Omni qui permet la désagrégation des matrices, mélangeant plusieurs tuiles de « dies » (puces nues) supérieures avec plusieurs tuiles de base sur des nœuds de fabrication mixtes et devrait être prêt pour la fabrication en volume en 2023.
Foveros Direct passe à la liaison directe cuivre-à-cuivre pour des interconnexions à faible résistance avec des pas de « bumps » inférieurs à 10 microns et brouille la frontière entre la fin de la puce et le début du boîtier. Foveros Direct permettra de multiplier par 10 la densité d’interconnexion pour l’empilement 3D, ouvrant de nouveaux concepts pour le partitionnement fonctionnel des puces aux côtés de Foveros Omni et devrait également être prêt en 2023.
Intel tient également à souligner que la technologie a été développée en Oregon et en Arizona, en collaboration avec le centre de recherches imec en Belgique, plutôt qu’à Taipei, dans le cadre du mouvement croissant vers la souveraineté dans la production de puces.
Lire aussi:
Intel va proposer un coeur RISC-V dans sa fonderie 7nm
IBM dévoile une puce en technologie 2nm nanosheet
La fonderie Samsung Foundry finalise le tapeout d’une puce 3nm GAA
Related articles
- MIT charts path to 1nm chips
- imec builds working forksheet transistors for 2nm, 1nm
- IBM shows first chip built on a 2nm process
- Intel goes for RISC-V in its 7nm foundry offering
- Intel seeks $10bn subsidy for ‘EuroFab’
Other articles on eeNews Europe
- First complementary vertical organic transistors reach GHz speeds
- ARM shows first plastic M0+ microcontroller
- UK government to take equity in deeptech startups
- Taking plastic chips into healthcare
- AI tool cuts 3nm chip design times
- Oxford PV and Meyer Burger falling out threatens Europe’s solar industry
Si vous avez apprécié cet article, vous aimerez les suivants : ne les manquez pas en vous abonnant à :
